TW200301939A - Method of treating substrate and method of manufacturing semiconductor device - Google Patents

Description

200301939 五、發明說明（1) 一、 【發明所屬之技術領域】 本發明一般而言係關於電子元件之製造，特別是關於 將形成有半導體裝置之電子元件用基板，曝露於氫自由基 之基板處理方法。 二、 【先前技術】 半導體裝置之製造製程中’將形成有各種半導體裝置 之電子元件用基板，於氫環境中進行熱處理之氫燒結處理 乃為不可欠缺者。藉由進行如此之氫燒結處理，例如，於 M0SFET(Metal-Oxide-Semiconductor Field Effect

Transistor)中，藉由氫自由基，使存在於通道基板及閘 極絕緣膜之界面區域之懸空鍵成為終端，而抑制因電荷被 如此之懸空鍵捕獲而導致半導體裝置之電氣特性之劣化。 使用氫燒結處理之半導體裝置有許多，具體而言，如 要求高速動作之邏輯元件、以使用高介電常數物質 (High-k)作為電極間絕緣膜之以DRAM為代表之記憶體元 件、或形成於玻璃基板上之薄膜電晶體（TFT : Thin Film

Transistor)等。以下，說明此等半導體裝置需使用氫 燒結之理由。

近年，以邏輯元件之高速化為目才票，而開發使用以形 成於Si晶圓上之SiGe(矽化鍺）結晶膜作為基板之m〇sfet。 藉由以Si Ge結晶膜作為通道層而使1)通道之移動度上 以期實現高速之M0SFET。 又 使用此構造時，必需於SiGe結晶膜上形成氧化膜作 閘極絕緣膜，但若進行利用熱氧化之閘極氧化膜形成，則

200301939 五、發明說明（2) 形成S i 〇2及Ge〇2之混合層，與純粹之S i 〇2膜相比，其絕緣特 性較差。因此，嘗試可以低溫形成氧化膜之CVD(Chemical Vapor Deposition)法、或使用電漿氧化而形成氧化膜 等。此等氧化膜之絕緣特性雖較S i 02 &Ge02之混合層為 優，但與純粹之熱氧化膜相比時其絕緣特性差，故無法獲 得實用化所需之動作特性（T. Nagai，X. Chen，S. IL 又

Banerjee "’Improving Si02/SiGe interface of SiGe p-metal-oxide-silicon field-effect transistor using water vapor annealing" ^ Applied Physics Letters， volume 80,Number 10 ， PP.1773-4775;D.Tchikatil〇v ，Y.F.Yang and E. S ，

Yang ^Applied Physics Letters, vo1. 69, Number 17 , PP·2578-2580)。 另一方面，雖利用Τα〇5等高介電常數物質（High — 作為用於DRAM之記憶單元之電極間絕緣 之條件下，進行此等含高介電常數 :衣ϊ ϋ里（敍刻或氫燒結處理），則容易產生漏電流增 電*數下降之特性劣化問題（筑根敦弘，「Cu全屬 =成製程」第8次半導體製程座談會，1 999 :屬 曰，21 曰，pp，71-79)。 又’ T F T因形成於玻璃基板上 下之低、、田下$ $棰μ 上故必需有低於400 〇C以 由熱氧化形成具有良好特性之氧化；=下：不可能藉 CVD法或電聚氧化法所形成之 ' 現在^ 职：TF马閘極絕緣膜。然

第7頁 200301939 五、發明說明（3) 而，以此等方法所製作之氧化膜之絕緣特性，遠較熱氧化 膜為差，而產生因漏電流增大而造成消耗電力增加等之問 題，故無法應用於要求低消耗電力之攜帶終端機上（N · Sano ， Μ · Sekiya ， Μ · Hara ， A · Kohno and T · Sameshima，丨丨 Improvement of Si 02/ Si interface by 1 ow-temperature annealing in wet atmosphere丨，， Applied Physics Letters, volume 66, Number 16， pp· 2 1 07-2 1 0 9 )。

為了提升此等閘極絕緣膜之特性，而使用利用熱處理 之氫燒結處理。然而，因欲利用熱處理產生氩自由基時需 有有高於450 °C之高溫’故不易應用於需低溫製程之^ Ge 基板或TFT。又，於使用利用熱處理之氫燒結時/氫自由 基主要係藉由溫度加以控制’但於形成如DRAM般之混載 耐熱物質（熱穩定性高之物質）及不耐熱物質（熱穩定性低 之物質）之半導體裝置時，不易確立最佳之製程二又，用 為DRAM之電極間絕緣膜之High-k物質，亦可望成為下一世 代之間極絕緣膜，但此等物質因成膜後實施$溫處理，而 有因結晶化或與矽反應而造成氧化膜厚增大等之問題，故 可預測不易將利用熱之氯燒結處理，應用於搭載High_k閘 極絕緣膜之半導體裝置。

為了改善此等缺點，而提屮於I > TT Μ 穴出於基板溫度30(TC左右之Η 2〇環境下進行回火之濕回火製程 • · 征 UNaSai，et al · ，op cit 5Tchikatilov 5et al. ^〇n n, ^ • 、 士 〇p Clt·，Sano，et al·， 〇P c i t ·)，但因回火日t間長達3 ]、拉士 」、h左右，故不易用於量

200301939 五、發明說明（4) 產。 因此，於低於40 0 °C之低溫下使用容易形成及控制氫 自由基之電漿法’成為最有力之氫自由基形成方法。關於 使用電漿而形成氫自由基之方法已有許多研究，此等電漿 法為以清洗為目的而被開發之手法（K 01 a r a M i y a t a n i， Kenichi Nishizawa, Yasuo Kobayasghi and Yoshihida Tada， A New Plasma Dry Cleaning Method Applied to

Contact and Gate Pre Cleaning n ， Extended Abstracts of Solid State Devices and Materials, 20 02, pp. 1 96- 1 9 7 ^ Y.Aoki, S. Aoama, H. Uetake 9K. Moeizuka and T.Ohmi, "In situ substrate surface cleaning by low-energy ion bombardment for high quality thin film formation", J ·

Vac·Sci·Technol·All(2) ，Mr/Aor 1993,ρρ·307-313)， 其具有起因於高電子溫度之電漿損壞或大面積化不易等問 題0 對此’近年來，提出使用平面天線及微波之電漿形成 方法，作為以形成閘極絕緣膜為目的之電漿處理方法。 〆此方法中，將He、Ne、Ar、Kr、Xe等稀有氣體與含有 氧或氮之氣體，共同從設於被處理基板上部之環狀之喷駕 板’供應至處理基板及喷灑板間之空間。所提技術係為藉 由從設置於此噴灑板上部之平面天線構件（槽縫平面天 線，SPA)背後照射微波，而介著天線導入微波。利用此微 波，電漿激發該空間中之稀有氣體，同時，形成含氧氣體

200301939 五、發明說明（5) 或含氮氣體之自由基，如氧自由基0*或氮自由基N*，而使 石夕基板表面氧化或氮化。 藉此方法所形成之電漿因電子密度高，故即使於低基 板處理溫度中亦產生多量自由基。又，因電子溫度低，故 於其他電漿形成方法中成為問題之電漿損壞低。此外，因 傳播於平面天線之微波於大面積中均勻地形成電漿，故亦 有可應用於3 0 0mm直徑之晶圓或大型TFT顯示裝置用基板等 之大面積基板之優點（Katsuyaki Sekine，Yuji Saito， Masaki Hirayama and Tadahiro

Ohmi,J.Vac.Sci.Technol -A17(5) 5 Sep/Oct 1999 5 pp· 3129-3133，Takuya Sufawara，Toshio Nakanishi， Mararu Sasaki, Shigenori Ozaki, Yoshihida Tada, "Characterization of Ultra Thin Oxynitride Formed by Radical Nitridation with Slot Plane Antenna Plasma n ， Extended Abstracts of Solid State Devices and Materials,2002,pp· 714-715) 〇 藉由使用如此之技術，即使於低於4 0 0 °C之低基板溫 度，亦可直接對電子元件用基板表面進行氧化或氮化處 理。此技術當然亦可應用於前述之低溫氧化膜形成，且亦 可望用作為以氫燒結為目的之氫自由基形成方法。 圖1 A〜1 Η為依據本發明之氫燒結製程之代表應用例之 η型M0SFET之製造製程。又，圖2為本發明所使用之氫自由 基形成裝置之使用微波及平面天線之電漿形成裝置之一態 樣。

第10頁 五、發明說明（6) 首先，參考圖2，微波雷將老 持被處理基板W之基板保持A水处理裝置1 0具有形成有保 11於排氣埠11 A中排氣。口 2之處理容器11，處理容器 於該處理容器11上，妒 處理基板W之開口部，該開1立子應該基板保持台1 2上之被 之蓋板1 3所覆蓋。此外，#於笔^以由鋁等低損耗陶瓷所成

相對地形成由紹等低損耗陶=13下’與該被處理基板W 氣體導入路徑及與此連通之之喷麗板14，其形成有 該細及噴灑板開口部。 側，形成輻射線狀槽縫天線=固：：該蓋板14之外 動作時，該處理容線等之微波天線15。 氣埠11A排氣，而設定成預二之處理空間藉由經由該排 與氬«r等惰性氣體，導人於之處理壓，從該喷灑板14 ’ 目的之電漿處理方法中：含之以閑極絕緣膜形成為 發明之以氫自由基生成為目的：Ϊ。X ’如後所述’於本 片 · 生成為目的之電漿處理方法中，與惰性 氧體共同導入之氣體可使用氫氣。 π此外，從該天線15上部照射頻率為數GHz之微波。所 =之微波沿天線之直徑方向傳播，放射至天線下部，將 =13均衡化而導入處理容器u中。此時，因微波係介著 、‘入故產生咼岔度、低電子溫度之電漿，又，此電 水於，天線面積成正比之廣範圍區域成為均勻分布。因 ，，藉由使用圖2之基板處理裝置，可進行3〇〇111111直徑晶圓 ，大型TFT顯示用基板等之大面積處理，且因電漿之電子 度低’故可避免被處理基板ψ或處理容器1 1内壁損壞。

200301939

又’所自由基因沿著被處理基板w表面流往直徑方 向，可快？排氣，故可抑制自由基之再結合/於直:於方 60 0 C之低-中，可有效地進行相當一致之基板處理。 其次，多考圖1A〜1Η，於圖1A之製程中，使用於基板 上具有比電二為卜⑽^之⑴㈠面…丄：板

21，於該矽基板21上，藉由”1或1〇(：〇3製程形成元件分離 構造2 1 S。此外，於藉由該元件分離構造2丨s所劃分之元件 區域2 1C中，進行利用硼（B)之通道摻雜。於圖u之製程 中，於戒矽基板2 1表面，形成犧牲氧化膜2 〇，作為於後實 行之閘極絕緣膜形成製程之預備製程。 、

其次’於圖1B之製程中，使用組合ApM(氨、過氧化氫 及純水之混合液）、HPM(鹽酸、過氧化氫水及純水之混合^ 液）及D H F (氟酸及純水之混合液）之r c A清洗，對圖1 a之構 造’進行閘極絕緣膜成膜前清洗，該犧牲氧化膜2 Q與金 屬、有機物或微塵等污染要素共同被去除，而露出新鮮之 矽基板21表面。於此製程中，因狀況亦可使用SPM(硫酸及 過氧化氫水之混合液）、臭氧水、FPM(氟酸、過氧化氫水 及純水之混合液）、鹽酸水（鹽酸及純水之混合液）、有機 鹼等。 其次，於圖1 C之製程中，於該石夕基板2 1表面上形成閘 極氧化膜22。例如，將已實施圖1 B之RCA清洗之基板，保 持於850 °C之溫度，藉由於7 0 0Pa之壓力下、[12/02氣體流量 比為1 00/70 0SCCM之環境下進行2分鐘之氧化處理，而形成 2nm左右膜厚之熱氧化膜作為該閘極氧化膜22。

第12頁 200301939 五、發明說明（8) 其次，於圖1D之製程中，藉由CVD法，於圖1C之閘極 氧化膜2 2上，沈積構成閘極電極之複晶矽膜2 3。例如，將 形成有該閘極氧化膜22之矽基板21保持於620 °C之溫度， 藉由於30Pa之壓力下導入矽烷氣體，而於該閘極氧化膜22 上，形成150nm膜厚之複晶石夕膜2 3。 其後，於圖1 E之製程中，藉由利用光阻製程將該複晶 石夕膜23加以圖案化，而於該矽基板21上，形成閘極電極圖 案23A及閘極氧化膜圖案22A，此外，於圖1F之製程中，於 該兀件區域21C中，進行As或P等之p型雜質元素之離子植 、，接著，藉由利用熱處理將所植入之雜質元素加以活 化，而於該矽基板21中之該閘極電極23A兩側，形成成為 源極區域或汲極區域之η型擴散區域2 u、2丨B。 . 門桎ί:23Α於±:1〇之製程中’於圖1F之構造上，可覆蓋該 閘極電極23A地’形成由進s等之低介電 =緣膜24二， 觸ΐ 路+該擴散區域21A、21B及閘極電極23A之接 孔，而妒成所ΐ ΐ利帛卩斜線所示之電極材料填充該接觸 孔而七成所希望之M0SFET。 又’圖1G之M0SFET形成，#於溪埋為古以τ , 裎所#用之扣/u… 风你於k擇飯刻或光阻去除製 又化‘程中’使用電漿處理。麸 之電漿處理，於間托气 …、而 耩由如此 產生界面準位掸A t M22及矽基板21之界面附近中， 習知之半導體裝置之製 問喊。因此’於 構造，進m—衣私巾對所件之圖1G之半導體 200301939

圖3係顯示具與圖1E相同構造之η型M0S電容器之c-v特 性。又’於圖3中，縱軸係顯示由p型矽基板2 1、閘極氧化 膜22及η型複晶矽閘極電極23A所構成之M0S電容器之電 谷’而松轴係顯示施加於該複晶石夕閘極電極2 3 Α之閘極電 壓。又，於圖3之例中，將閘極氧化膜2 2之面積設為1 〇 〇以 m 2，並使用採1 〇 〇 k Η z及2 5 0 k Η z之測定頻率之2周波解析法 進行解析（Akio Nara，Naoki Yasuda，Hideki Satake and Akira Toriumi，丨丨 A Guidance for Accurate Two-Frequency Capacitance Measurement for Ultra-Thin Gate Oxide 丨丨，Extended Abstracts of

Solid State Devices and Materials，2000,pp.452-453) 〇 參考圖3，於未進行先前所說明之氫燒結處理之情形 時，於對應-0 · 5 V〜+ 0 · 5 V之閘極電壓之空乏側區域中，確 認存在起因於界面準位之大電容。 對此，將圖1G之構造加熱至45 0 °C，並藉由於112/化比 為0 · 5 %之環境中，放置3 0分鐘放置，於進行圖1 η之氫燒結 處理之情形時，如圖3所示，可知於空乏領城中起因於界 面準位之電容減少，可得良好之C-V特性。 如此，於製作具有良好界面持性之M0SFET時，圖1 Η之 氫燒結處理為不可或缺。然而，於習知之利用熱製程之氫 燒結處理中，必需有高於4 0 0 °C之高溫，故於製造使用玻 璃基板之TFT或混合熱穩定性優劣材料之DRAM等半導體裝 置時，不易採用利用熱製程之氫燒結處理。

第14頁 200301939 五、發明說明（ίο) 三、【發明内容】 因此’本發明之概括課題在於解決上述課題，提 且有用之基板處理方法。 y 本發明之更為具體之課題為：於以氫自由基（含氫離 子）處理以Si基板、Si Ge基板及玻璃基板等為代表之電子 =件用基板之方法中，提供溫度以外之控制方法，例如以 壓力或氣體流量等，有效地控制氫自由基生成之方法。 本發明之其他課題為提供一種基板處理方法，其 成有半導體70件之電子元件用基板，可以低基板處理溫 度’且不使基板雙損而進行氫燒結處理。 4本發明之其他課題為提供一種對形成有半導體元件之 電子凡件用基板，可以低基板處理溫度，進行氫燒結處理 之基板處理方法，其為特別適用於容易因熱而導致特性 化之S i G e基板或玻璃基板等之方法。 ^ 本發明之其他課題為提供一種對形成有半導體元件之 電子兀件用基板，可以低基板處理溫度，進行氳燒結處理 之基板處理方法，其為特別適用於將必需以熱以外方法押 制氫自由基生成之High- k物質包含作為電容中之電極間二 絕緣膜之DRAM、或包含作為M〇SFET中之閘極絕緣膜 世代邏輯元件等之半導體裝置之方法。 象膜之下- 本發明之其他課題為提供一種半導體裝置之製造方 法，其在於包含於藉由熱CVD法電漿法或熱配線法等以低 基板溫度形成之閘極絕緣膜之半導體裝置中，可蕤 ' 利用低基板處理溫度之氯燒結處理，：使存在： = 200301939

⑼心界面附近 緣膜及閘 極中之懸 化。 在於提供 露於氫自 藉由電漿 在於提供 露於氫自 藉由微波 在於提供 露於氫自 藉由利用 而形成之 膜及基板間、或閘極絕 閘極絕緣膜中或閘極電 導體裝置之電氣特性劣 本發明之其他課題 之電子元件用基板，曝 理方法，該氫自由基係 本發明之其他課題 之電子元件用基板，曝 理方法，該氫自由基係 本發明之其他課題 之電子元件用基板，曝 理方法，該氫自由基係 Antenna ; SPA)照射微波 四、【實施方式】 〔第1實施例〕 工鍵成為終端，而補償半 種將形成有半導體裝置 由基（含氫離子）之基板處 所激發。 一種將形成有半導體裝置 由基（含氫離子）之基板處 電漿所激發。 一種將形成有半導體裝置 由基（含氫離子）之基板處 對平面天線（Slot Plane 電漿所激發。 圖4係為利用圖2之基板處理裝置1 〇之本發明之第1實 施例之5L自由基控制方法。於圖4中，橫軸顯示處理壓 力；縱軸顯示藉由0ES(0ptical Emission Spectroscopy) 所觀測之氫自由基之發光強度。又，於圖4之實驗中，將 供應至圖2之喷灑板1 4之氫氣對Ar氣體之比例設為1 %，並 對該天線15，以200 0W之電力照射2. 45GHz之微波。 參考圖4可知，即使基板溫度為2 5 0 °C，亦可得到與使 用4 0 (TC之基板溫度時相等之發光強度，藉由使用圖2之基 板處理置裝置10產生氫自由基，即使於低基板溫度中，亦

第16頁 200301939 五、發明說明（12) 可產生充分之氫自由基。此外，從圖4中，藉由改變處理 壓而產生之氫自由基量大浮變化，例如，藉由將處理壓由 13. 3Pa(l〇〇mTorr)改變成267Pa(2Torr)，而使氫自由基之 發光強度增加至5倍。此表示可藉由與習知之溫度控制以 外方法控制氫自由基之生成量，特別是，圖4A之關係係表 示即使於2 5 0 °C之低基板溫度中，與基板溫度為4 〇 〇 t之情 形相同’亦可藉由基板處理裝置1 〇中之處理壓之控制，可 相同且任意控制氫自由基之生成量。 圖5係表示圖2之基板處理裝置1〇中所測定之電子溫肩 及電子始、度之關係。參考圖5可知，藉由使用圖2之美 理裝置10 ’可以lGncm-3以上之電子密冑，形成具有土 : 以下之電子溫度之電漿。此表示藉由本發明，可於立 電漿形成方法之電子溫度為低，因而電漿損壞少 ^ 下’形成充分量之氫自由基。 ” 如此，於本發明中，藉由於產生氫自由基時， 2之基板處埋裝置H)形成電漿，可控制形成 使用! 溫度，又可避免於使用其他電漿形成方法時所 軍子 荷電粒子所導致之半導體裝置之損壞問題。 因> 、又，本實施例中係藉由壓力控制而控制氫 成量，但藉由改變氣體流量或微波電力， =之: 基之生成量。 I制氧自 再者，本實施例中，氫自由基之生成亦 之環境而進行。此時，於環境中形成重氫自 此外，含該氳自由基之環境亦可含氫離 可使用含重氫 由基D*。 子。

200301939 五、發明說明（13) 〔第2實施例〕 圖6 A、6 B係顯示使用圖2之基板處埋裝置1 〇之本發明 之一實施例之氫燒結處理。但是於先前說明部分相對應之 部分使用相同參考符號，而省略說明。 參考圖6A，將形成圖1G之半導體裝置構造之矽基板 2 1，導入該基板處理裝置1 0之處理容器11中作為該被處理 基板W ’從該嘴灑板14導入Ar或Kr專稀有氣體及氫之混合 氣體，藉由以2 · 4 5 G Η ζ或8 · 3 G Η ζ之微波將其激發，而形成 氫自由基r。 例如，將該處理容器11減壓至67Pa之處理壓，將基板 溫度設定為2 5 0 °C，此外，藉由使I之比例成丨q/g ( % /Ar = l%)地，將氫氣及Ar氣供應至該處理容器丨丨中，而於 該喷灑板14正下方與Ar電漿共同形成含氫自由基H*之環、 結果，所形成之氫自由基H*容易侵入該複晶矽 紀:A中’而使複晶矽閘極電極m中之懸:電 此外，如此所形成之氫自由基r通過該 成卜。 ^所示，到達氧化臈内部、或複晶石夕膜/氧化膜旯而如 或氧化膜/矽基板界 /朕/乳化Μ界面、 懸空鍵成為終端“士果而J吏存於相關區域之以乂表示之 之氫燒結所造成之=相由本實施㈣，例如，與利用埶 + 5V範圍中作為電使圖3中之問極電壓由-心 此懸空鍵之界面準位懸空鍵成為終端’使起因於 又，於本貫施例中，亦可對圖2之基板處理裝置供

200301939 五、發明說明（14) 應氫及重氫之混合氣體或重氫，而進行利用重氳自由基之 界面之回復處理。 又，於本實施例中，M0SFET之閘極絕緣膜22A係藉由 熱氧化法形成，但其亦可藉由電漿氧化法、電漿氮化法、 觸媒氧化法、觸媒氮化法、CVD(化學氣相沈積）法或 PVD(物理氣相沈積）法之任一方法所形成。 圖7係應用本發明之基板處埋方法而形成之DRAM之 例。而於圖7中，先前所說明之部分係使用相同參考符號 而省略其說明。 參考圖7，於本實施例中，該閘極電極2 3 A作為字元線 WL而延置於基板2 1表面，此外，形成於該層間絕緣膜24上 之構成位元線BL之複晶矽電極圖案26A，藉由形成於該層 間絕緣膜24中之接觸孔，而與構成源極區域之該擴散區域 2 1 A相接觸。 此外’於該層間絕緣膜24上，形成可覆蓋該位元線圖 ^26A之下一個層間絕緣膜，於該層間絕緣膜24上，介著 貫通該層間絕緣膜24及25而形成於該擴散區域21B之接觸 ^而相接觸地形成構成記憶單元電容器之蓄積電極2 6 B之 複晶矽電極圖案。 齊苗忒蓄積電極26B表面藉由高電介質電容器絕緣膜27 ^ ==9’7此外，於該層間絕緣膜25上形成可覆蓋該電容器 、、彖膜2 7之相對電極2 8。 與圖6B相同，可藉由利用圖2之基 使存在於矽基板2 1及閘極絕緣膜

於圖7之DRAM中，亦 板處理襞置之電漿處理

第19頁 200301939 五、發明說明（15) 2 2 A之界面附近、或閘極絕緣膜2 2 A或複晶石夕電極2 3 A内 部、或該閘極絕緣膜22A及複晶矽電極28A之界面附近之辯 空鍵’措由氮自由基而成為終端’而付到特性穩定之' DRAM。 以上，係以較佳實施例說明本發明，但本發明並不限 於上述特定實施例，於符合專利申請範圍所記載之要旨= 者，可作各種變形/變更。 曰^ 產業上之利用可能性 依據本愈明，於包含可能因高溫處理而 半導體裝置之電子元株用Im 付您名化 之微…，進：；：=中，精由使用具高電子密 線導入微波可；之電氣特性。又’藉由介著平面 之半導體裝置之ρ揀電子溫度，可避免因電漿損壞而導 放射’故可進行‘：後：择：微波係傳播於平面天線中 用於3 0 0mm直徨之曰積成正比之大面積處理，亦可 之阳囡或大面積TFT基板等之大面積基板

200301939 圖式簡單說明 五、【圖式簡單說明】 圖1 A〜1 Η係先前所提案之半導體裝置之製造製程圖。 圖2係於本發明所使用之微波電漿處理裝置之構成圖。 圖3係於圖1 Α〜1 Η之半導體裝置裝置製造製程中所產生問 題之說明圖。 圖4係本發明之第1實施例之說明圖。 圖5係本發明之第1實施例之說明圖。 圖6 A、6Β係本發明之第2實施例之說明圖。 圖7係將本發明應用於DRAM時之示意圖。

第21頁

Claims (1)

1. 200301939 六、申請專利範圍 用美f基f處理方法，其將形成有半導體裝置之電子元件 用巷板，曝露於冬_ 其特徵為：、 由基及氫離子之環境’ 碑々ί ί ^由基及氣離子係藉由以電漿激發含稀有氣體及 虱之處理氣體所形成。 i11 = ί利圍第1項之基板處理方法，其中，該含氫 q上:杜風離子之環境係含重氫自由基及重氫離子。 :^明專利範圍第1項之基板處理方法，其中，該電漿 係糟由微波所形成。 其中，該電漿 乜=申請專利範圍第1項之基板處理方法 係藉由從平面天線照射微波所形成。 其中，該半導 5·如申請專利範圍第1項之基板處理方法 體裝置包含M0SFET。 其中，該電子 6」如申請專利範圍第丨項之基板處理方法/、， w ^ 元件用基板係為Si基板、siGe基板或玻璃基板之任一種。 7 ·如申請專利範圍第5項之基板處理方法，其中，該 M0SFET包含熱氧化膜及熱氧氮化膜之任一種而作為閘極絕 緣膜。 、 8. 如申請專利範圍第5項之基板處理方法，其中，該 M0SFET包含藉由電漿氧化法、電漿氮化法、觸媒氧n 觸媒氮化法、CVD法及PVD法中任—方法所形成之閘極 膜。 9. 如申請專利範圍第丨項之基板處理方法，其中，兮 體裝置包含使用高電介質絕緣膜作為電極間絕緣膜X之記憶

   200301939 六、申請專利範圍 元件。 ( inii 第23頁