SU851402A1 - Устройство дл сложени - Google Patents
Устройство дл сложени Download PDFInfo
- Publication number
- SU851402A1 SU851402A1 SU792842045A SU2842045A SU851402A1 SU 851402 A1 SU851402 A1 SU 851402A1 SU 792842045 A SU792842045 A SU 792842045A SU 2842045 A SU2842045 A SU 2842045A SU 851402 A1 SU851402 A1 SU 851402A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- register
- term
- bits
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
Изобретение относитс к вычислительной технике и предназначено дл сложени двух двоичных чисел.
Известны устройства дл сложени , содержащие три регистра сдвига и один сумматор на три входа 1.
Известно устройство дл сло;кени , содержащее два регистра, триггер, четыре элемента И, два элемента .ИЛИ, элемент НЕ и два элемента задержки, причем единичный и нулевой выходы триггера подключены к первым входам первого у, второго элементов И соответственно , вторые в:$оды которых соединены с выходом первого регистра, вход которого подключен к выходу первого элемента И/ выход второго элемента И через первый элемент задержки подключен к единичному входу триггера, нулевой и единичный выходы триггера соединены с первыми входами третьего и четвертого элементов И соответственно, выходы которых подключены ко входам первого элемента ИЛИ, выход которого соединен со входом второго регистра, выход которого подключен ко второму входу третьего элемента И и входу элемента НЕ, выход которого подключен .ко второму входу четвертого
элемента И, нулевой вход триггера через второй элемент задержки соединен с выходом второго элемента ИЛИ, первый вход которого подключен к шине сброса, а второй вход - к выходу элемента НЕ 2.
Недостаток этих устройств дл сложени заключаетс в их относительной сложности.
10
Наиболее близким к предлагаемому вл етс устройство дл сложени , содержащее два регистра, триггер, два элемента И, два элеме 1та ИЛИ и элемент задержки, .причем ° пр мой
15 выход первого регистра подключен к первому входу первого элемента И, выход которого соединен со входом первого регистра, инверсный выход триггера подключен к первому входу
20 второго элемента И, пр мой выход триггера подключен ко входу элемента задержки, выход которого подключен к первым входам первого и второго элементов ИЛИ и ко второму
Claims (3)
- 25 входу первого -элемента И, инверсный выход первого регистра подключен ко второму входу первого элемента ИЛИ, выход которогосоединен с инверсным входом установки в единичное состо ние триггера, выход второго регистра подключен к инверсному входу установ ки Б нулевое состо ние триггера и ко второму входу второго элемента ИЛИ, выход которого соединен с инверсным входом установки в единичное состо ние триггера, выход второго регистра подключен к инверсному вхо ду установки в нулевое состо ние триггера и ко второму входу второго элемента ИЛИ, выход которого подклю чен ко второму входу второго элемента И, соединенного выходом со входом второго регистра 3 . Однако и такое устройство обладае относительной сложностью. Цель изобретени упрощение устройства дл сложени . Поставленна цель достигаетс тем, что в устройство дл сложени , содержащее два регистра, два элемен та И, элемент ИЛИ и элемент задержк выход которого соединен с первыми в дами элемента ИЛИ и первого элемент И, который подключен вторым входом к выходу первого регистра и выходом go входу первого регистра, выход эл ента ИЛИ подключен к первому входу gTOporo элемента И, введен элемент ИСКЛЮЧАЩЕЕ ИЛИ, выход которого сое динен со входом второго регистра, первый вход - с выходом второго регистра и вторым входом второго эле ента И и второй вход-с выходом эле рлекта ИЛИ, выход первого регистра соединен со вторым входом элемента ИЛИ и выход второго элемента И соединен с выходом элемента задержк . На чертеже изображена структурна . схема предлагаемого устройства дл сложени , Устройство содержит два регистра 1 и 2, элемент 3 задержки, два элемента И 4 и 5, элемент ИЛИ 6 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7. Вход регистра 1 подключен к выходу элемента И 4, первый вход которого соединен с выходом элемента 3 задержки и первым входом элемента ИЛИ б, который подключен вторым входом к выходу регистра 1 и второму входу элемента И 4. Выход регистра 2 соединен с первыми входами элементов И 5 и ИСКЛ10ЧАКЛДЕЕ ИЛИ 7, выход которого подключен ко входу регистра 2. Вход элемента задержки 3 подключ к выходу элемента И 5, второй вход которого соединен с выходом элемента ИЛИ б и вторым входом элемента ИСКЛ ДЮЩЕЕ ИЛИ 7. Устройство дл сложени работает следующим образом. В регистрах 1 и 2 содержатс двоичные коды слагаелих, которые считываютс с выходов регистров пос ледовательно, начина с младших разр дов. На выходе элемента 3 задержки действует нулевой сигнал. Младшие разр ды первого слагаемого с выхода регистра 1 через элемент ИЛИ 6 поступают на второй вход элемента ИСКЛЮЧАВДЕЕ ИЛИ 7, на первый вход которого поступают младшие разр ды второго слагаемого с выхода регистра 2.. Элемент ИСКЛЮЧАЩЕЕ ИЛИ 7 осуществл ет суммирование по модулю два двоичных кодов слагаемых, а результат записываетс в регистр 2. Так продолжаетс до первой комбинации кодов 1-1 в соответствующих разр дах слагаемых. Причем до первой комбинации кодов 1-1 элементы И 4-5 закрыты, что обеспечивает стирание младших разр дов первого слагаемого в регистре 1. Перва комбинаци кодов 1-1.приводит к срабатыванию элемента И 5, на выходекоторого формируетс единичный сигнал, который спуст такт начинает действовать на выходе элемента 3 задержки, что приводит к открыванию элемента И 4. Единичный сигнал с выхода элемента 3 задержки через элемент ИЛИ б поддерживает элемент И 5 в открытом состо нии до первого нулевого кода второго слагаемого, считываемого с выхода регистра 2. В этом случае на втором входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 также поддерживаетс единичный сигнал, что переводит элемент 7 в режим инвертировани разр дов второго слагаемого. Таким образом, после первой комбинации кодов 1-1 в. регистр 2 -записываютс инвертированные разр ды второго слагаемого, а разр ды первого слагаемого переписываютс безизменени с выхода регистра 1 на его вход. В таком режиме устр ойство работает до первого нулевого кода второго слагаемого, сигнал которого с выхода регистра 2 поступает на первый вход элемента И 5, закрыва его. В следующем такте на выходе элемента 3 задержки устанавливаетс нулевой сигнал,который закрывает элемент И 4. После первого нулевого кода второго слагаемого устройство возвращаетс в исходное состо ние и вычислени повтор ют аналогичным образом до полной очистки регистра 1.Двоичный код суммы фиксируетс в регистре 2. Вычислени выполн ютс за один или несколько циклов. Длительность цикла составл ет п тактов, где п количество разр дов слагаемых. Пример 1. Выполним сложение Z X + Y, где X - первое слагаемое, а Y - второе слагаемое. )о001100101101.1001 Y 0101111001111010 0 Х 00011000011010000 1 0110000010000011 Хд0000000000000000 YjlOOlOOOlOlOlOOll В первом слагаемом подчеркнуты разр ды , следующие после первойкомбинации кодов 1-1 до первого нул второго слагаемого, включа и этот разр д . Подчеркнутые разр ды первого слагаемого используютс в следующем .цикле вычислений,а остсшьные разр ды стираютс . Черта сверху дл разр доввторого слагаемого обозначает операцию инвертировани . Новый код второго слагаемого в ка дом цикле формируетс суммированием по модулю два соответствунвдих разр дов слагаемых, кроме подчеркнутых разр дов, в которых код формируетс инвертированием кода второго слагаемого предыдущего цикла. Пример 2 иллюстрирует вычи лени за один цикл. Xft0000100110001100 Y OlllllOlOOlllOOl Хо0000000000000000 1000011011000101 Технико-экономические преимущест ва предлагаемого устройства дл сло жени заключаютс в упрощении устройства . Его реализаци требует два регистра, четыре логических злемента и злемент задержки. Таким образом, из состава устройства исключен триггер. Формула изобретени Устройство дл сложени , содержащее два регистра, два элемента И, злемент ИЛИ и элемент задержки, выход которого соединен с первыми входами элемента ИЛИ и первого элемента И, который подключен вторым входом к выходу первого регистра и выходом ко входу первого регистра, выход элемента ИЛИ подключен к первому входу второго элемента И, о тличающеес тем, что/ с целью упрощени устройства, в него введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со входом второго регистра, первый вход - с выходом второго регистра и вторым входом второго элемента И и второй вход - с выходом элемента ИЛИ, выход первого регистра соединен со BTOftJM входом элемента ИЛИ,выход второго элемента И соединен с выходом элемента задержки. Источники информации, прин тые во внимание при экспертизе 1.Справочник по цифровой вычислительной технике. Под ред. Б.Н. Маликовского . Киев, Техника, 1974, с. 192, рис. 4. 30
- 2.Авторское свидетельство СССР по за вке № 2600639/18-24, кл. G 06 F 7/385, 1978.
- 3.Авторское свидетельство СССР по за вке № 2701500/18-24, кл. G 06 F 7/385, 1978 (прототип).К
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792842045A SU851402A1 (ru) | 1979-11-13 | 1979-11-13 | Устройство дл сложени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792842045A SU851402A1 (ru) | 1979-11-13 | 1979-11-13 | Устройство дл сложени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU851402A1 true SU851402A1 (ru) | 1981-07-30 |
Family
ID=20860223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792842045A SU851402A1 (ru) | 1979-11-13 | 1979-11-13 | Устройство дл сложени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU851402A1 (ru) |
-
1979
- 1979-11-13 SU SU792842045A patent/SU851402A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU851402A1 (ru) | Устройство дл сложени | |
SU805416A1 (ru) | Устройство дл сдвига | |
SU884151A1 (ru) | Счетчик импульсов | |
SU602941A1 (ru) | Устройство дл возведени в квадрат двоичных чисел | |
SU888110A1 (ru) | Последовательное множительное устройство | |
RU2097828C1 (ru) | Программируемый цифровой фильтр | |
SU1056183A1 (ru) | Устройство дл делени чисел | |
SU744568A2 (ru) | Параллельный накапливающий сумматор | |
SU549808A1 (ru) | Устройство дл делени | |
SU1119006A1 (ru) | Устройство дл делени чисел | |
SU479111A1 (ru) | Устройство дл одновременного выполнени арифметических операций над множеством чисел | |
SU642704A1 (ru) | Устройство дл вычислени зависимости вида | |
SU657615A1 (ru) | Программируемый делитель частоты | |
SU807282A1 (ru) | Устройство дл делени п-разр дныхдЕС ТичНыХ чиСЕл | |
SU752336A1 (ru) | Устройство псевдоделени | |
SU542994A1 (ru) | Накопительный сумматор параллельного действи | |
SU732946A1 (ru) | Стохастический преобразователь | |
SU760090A1 (ru) | Арифметическое устройство1 | |
SU637811A1 (ru) | Последовательное суммирующее устройство | |
SU947855A1 (ru) | Устройство дл вычислени функции @ | |
SU376770A1 (ru) | Устройство для округления дробей, представленных в системе счисления остаточных классов | |
SU656056A1 (ru) | Устройство дл возведени в степень | |
SU482741A1 (ru) | Устройство дл умножени двоичных чисел | |
SU511590A1 (ru) | Устройство дл делени чисел | |
SU1465883A1 (ru) | Устройство дл делени чисел |