SU817704A1 - Устройство дл умножени дес тич-НыХ чиСЕл - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано при построении двоично-десятичных арифметических устройств.

Известно устройство умножения, содержащее регистр множимого, блок последовательного накопления чисел, кратных множимому, блок сдвига, блок суммирования частичных произведений, регистр множителя, блок определения цифр [1] .

Однако известное устройство сложно .

Наиболее близким к предлагаемому является устройство, содержащее десятичный сумматор, регистр-преобразователь,^ информационные разрядные выходы которого подключены к информационным входам сумматора, регистр ’ множимого, информационные выходы ко- 20 торого подключены к информационным входам старших десятичных разрядов регистра-преобразователя, информационные выходы младших десятичных раз- . рядов которого подключены к информа- ционным входам регистра множимого, регистр множителя и блок управления, выход сложения которого подключен ко входу сложения десятичного сумматора, выход преобразования блока управ- 30 лёния поДсоединен к первому управляющему входу регистра-преобразователя, второй управляющий вход которого соединен со входом сдвига регистра множителя и с выходом управления сдвигом блока управления, выход управления приемом которого подсоединен ко входу приема в регистр множимого L2]· .

Недостаток данного устройства большое время выполнения операции (каждая десятичная цифра множителя обрабатывается за четыре такта).

Цель изобретения - увеличение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для умножения десятичных чисел, содержащее десятичный сумматор, преобразователь двоичного кода в двоично-десятичный, информационные выходы десятичных разрядов которого подключены к информационным разрядным входам десятичного сумматора, регистр множимого, информационные разрядные выходы которого подключены к информационным входам старших десятичных разрядов преобразователя двоичного кода в двоичнодесятичный, информационные выходы младших десятичных разрядов которого подсоединены к информационным разрядным входам множимого, регистр множителя и блок управления, выход управления сложением которого подключен ко входу сложения десятичного сумматора, выход управления преобразованием блока управления подсоединен к первому управляющему входу преобразователя двоичного кода в . двоично-десятичный, второй управляющий вход которого соединен со входом сдвига регистра множителя и с выходом управления сдвигом блока управления, выход управления приемом которого подсоединен ко входу приема регистра множимого, дополнительно введен узел преобразования цифры, выход знака которого соединен с входом управления видом операции десятичного сумматора и со входом знака блока управления, разряды информационного входа которого с весами 4, 2 и 1 подключены к разрядам информационного выхода узла преобразования цифры с весами 4, 2 и 1, разряды информационного входа с весами ^,г8, 4, 2 и 1 которого подсоединены к разрядам выхода младшего десятичного разряда регистра множителя, к младшему разряду регистра множителя подключен выход прибавления единицы блока управления, Узел преобразования цифры содержит элемент НЕ, элемент И и элемент ИЛИ, первый вход которого подключен к выходу элемента И, первый вход которого подсоединен к выходу знака и к разряду веса 8 информационного входа узла преобразования цифры,второй вход элемента И через , элемент НЕ соединен с разрядом веса 1 информационного входа узла преобразования цифры, разряд веса 2 которого подключен ко второму входу элемента ИЛИ, вход элемента НЕ, выход элемента ИЛИ и разряд веса 4 информационного входа узла преобразования цифры соединены соответственно с разрядами весов 1, 2 и 4 информационного выхода узла преобразования цифры. Кроме того, блок управления содержит генератор тактов, счетчик, семь элементов И, элемент НЕ и элемент ИЛИ, причем выход генератора соединен со счетным входом счетчика и с первыми входами элементов И, вторые входы первого, второго , и третьего элементов И подключены соответственно к трем разрядам с весами 1, 2, 4 информационного входа блока управления, выходы четвертого, пятого, шестого и седьмого элементов И являются соответственно выходами управления преобразованием, сдвигом, приемом, прибавлением единицы блока управления, третьи входы первого, второго и третьего элементов И соединены соответственно с первым, вторым и третьим выходами счетчика, второй вход пятого элемента И соединен с третьим выходом и с установочным входом счетчика, вторые входы шестого и седьмого элементов И подключены к первому выходу счетчика, третий вход седьмого элемента И подключен к входу знака блока управления, выход пятого элемента И соединен со входом элемента НЕ, выход которого подключен ко второму входу четвертого элемента И, выходы первого, второго и третьего элементов И соединены со входами элемента ИЛИ, выход которого является выходом сложения блока управления.

На фиг. 1 представлена структурная схема устройства для умножения десятичных чисел) на фиг. 2 - схема узла преобразования цифры; на фиг.З — cxer^fe блока управления.

Устройство (фиг. 1) содержит десятичный сумматор 1, содержащий 2п десятичных разрядов, где η разрядность десятичных операндов, преобразователь 2, содержащий 2η десятичных разрядов, информационные выходы которого подключены к информационным входам сумматора, данный блок представляет собой регистр сдвига с цепями коррекции, необходимыми для умножения десятичного числа на два, и служит для последовательного получения во время выполнения умножения необходимых кратных множимого, в качестве преобразователя может быть использован преобразователь двоичного кода в двоично-десятичный, регистр 3 множимого, содержащий 2п-1 десятичных разрядов, входы которого подключены к выходам младших разрядов регистра-преобразователя, а выходы - ко входам старших разрядов его регистр 4 множителя, содержащий п+1 десятичный разряд, причем стар- . шие η выполнены в виде десятичных, счетчиков, узел 5 преобразования цифры, четырехразрядный информационный вход которого подключен к выходу младшего десятичного разряда регистра 4, а выход знака - ко входу управления видом операции десятичного сумматора, блок 6 управления, вход знака которого соединен с выходом знака узла 5, трехразрядный информационный выход которого соединен с трехразрядным информационным входом блока б, выход 9 управления сложением. которого подключен ко входу сложения сумматора 1, выход 10 преобразования блока управления соединен с первым управляющим входом преобразователя 2, второй управляющий вход которого подсоединен к выходу 11 управления сдвигом блока управления, выход 12 управления, приемом которого соединен со входом приема регистра 3, выход 13 управления прибавлением единицы блока управления подключен ко входу прибавления единицы к следующему разряду регистра 4, ,· вход сдвига которого соединен с выходом 11 блока 6.

Назначением узла 5 преобразования цифры является анализ значения младшего десятичного разряда регистра 4. Если в нем находится любая из цифр от 0000 до 0111 (от 0 до 7)', то узел 5 осуществляет прямую передачу содержимого трех младших двоичных разрядов младшего десятичного разряда регистра 4 на свой трехразрядный информационный выход, а на выходе знака узла 5 появляется .сигнал 0 ’ ( + ). Если же в младшем десятичном разряде регистра 4 находится цифра 1000 или 1001 (3 или 9), то на информационном выходе узла 5 появляется соответственно код 010 или 001, а на выходе - сигнал 1 (-)·

Устройство работает следующим образом.

Перед¹ началом умножения в регистр 4 заносится код множителя, в младшие разряды регистра-преобразователя 2 - код множимого, множимое и множитель представлены в коде 8-4-2-1. Умножение выполняется за число циклов, равное п+1, начиная с младшего десятичного разряда множителя.Каждый цикл состоит из трех тактов (по чисНа втором такте блок управления анализирует разряд веса 2 своего информационного входа 8. Если, на нем 1, то блок управления вырабатывает сигнал на выходе 9, по котое рому выполняется прибавление или вычитание, в зависимости от сигнала на выходе знака узла 5, содержимого преобразователя 2 к содержимому сумматора 1. Одновременно формируется .р сигнал на выходе 10 блока управления, по которому в преобразователе 2 производится удвоение его содержимого (формирование четырехкратного множимого) . .·

На третьем такте блок управле'5 ния анализирует разряд веса своего информационного входа, и если на нем 1, то формирует сиг-⁷ нал на выходе 9, обеспечив прибавление содержимого преобразователя к со20 держимому сумматора. Одновременно вырабатывается сигнал на выходе 11 блока управления, по которому в преобразователь 2 принимается содержимое регистра 3, т.е. к началу следующего цикла в регистре 2 установлено множимое, сдвинутое на один.десятичный разряд §лево и выполняется сдвиг на один десятичный разряд вправо содер- жимого регистра множителя. На этом выполнение первого цикла закончено-»Все остальные циклы выполняются ана.лу двоичных разрядов представления десятичной цифры на информационном выходе узла 5).

На первом такте первого цикла блок 6 управления анализирует значение знака на своем входе 7 и значение двоичного разряда веса 1 своего информационного входа 8. Если на вход 7 поступает знак минус, то блок управления формирует сигнал на выходе 13, по’которому осуществляется прибавление единицы в соседний с младшим десятичный разряд регистра 4. Если двоичный разряд веса 1 на входе 8 блока управления равен единице, то блок управления формирует сигнал на выходе 9, по которому осуществляется прибавление либо вычитание, в зависимости от знака поступившего с выхода знака узла 5 на вход управления видом операции десятичного сумматора 1, содержимого регистра-преобразователя 2 к содержимому сумматора 1. Одновременно с формированием сигнала на выходах 9 и 13 блок управления вырабатывает сигналы на выходах 10 и 12. Сигнал с выхода 12 поступает на вход приема регистра 3 множимого и обеспечивает запоминание его содержимого. Сигнал с выхода 10 управляет умножением на два содержимого регистра-преобразователя 2.

55.

«0

Таким образом, к началу второго такта цикла в преобразователе 2 сформирован код двухкратного множимого. 65 логично. Умножение заканчивается после обработки (п+1)-ой цифры множителя.

I .

Схема узла 5 преобразования цифры (фиг. 2) содержит элемент И 14, первый вход которого соединен с двоичным разрядом веса 8 . (Х8) информационного входа и выходом знака узла преобразования цифры (S); элемент НЕ 15, вход которого соединен с двоичными разрядами веса 1 четырехразрядного информационного входа (XI) и трехразряднохо информационного выхода (У1) у'зла 5, а Выход - со вторым входом элемента И 14, элемент ИЛИ 16, первый вход которого подключен к выходу элемента И 14, а второй вход и выход соединены соответственно' с двоичными разрядами веса 2 четырехраэрядного информационного входа (Х2) и трехразрядного информационного выхода (У2).узла 5, двоичный разряд веса 4 информационного входа (Х4) которого соединен с двоичным разрядом веса 4 информационного выхода (У4) узла 5.

Данная схема обеспечивает прямую передачу входных кодов от 0000 до 0111.и кода 1001 на выход и преобразование кода 1000 в 1010'. При этом старшая двоичная цифра всех кодов является управляющей цифрой (S), поступающей на выход знака узла 5 (старшая цифра 1 - знак старшая цифра 0 - знак +).

Блок 6 управления играет важную роль при выполнении операции умножения? Он может быть реализован либо микропрограммным, либо аппаратным способом (фиг. 3). Блок 6 управления содержит генератор 17 тактов, двухразрядный двоичный счетчик 18, счетный вход которого соединен с выходом генератора 17 тактов, первый-седьмой элементы И 19-22, первые входы которых подключены к выходу генератора ₍ тактов, вторые входы элементов И 19, 20 и 21 соединены соответственно с разрядами весов 1, 2 и 4 информационного трехразрядного входа 8 блока 6 управления, а третьи входы соответственно с выходами 0, 1 и 2 счетчика 18,второй вход элемента И 23 соединен с выходом 2 и входом установки 0 счетчика 18, вторые входы элементов И 24 и 25 подключены к выходу 0 счетчика 18, · третий вход элемента И 25 соединен со входом 7 знака блока управления, выходы элементов И 22, 23, 24 и 25 являются соответственно выходами 10, 11, 12 и 13 блока. 6 управления, элемент. НЕ 26, подключенный между вторым входом элемента И 22 и выходом элемента И 23, элемент ИЛИ 27, входы которого соединены с выходами элементов И 19, 20 и 21, а выход - с выходом 9 блока 6 управления.

Блок 6 управления работает следующим образом.

В исходном состоянии счетчик 18 установлен в 0. На первом такте первого цикла по сигналу с выхода гене. ратора 17 тактов открываются элементы И 22 и 24 и, в случае, если в разряде веса 1 (У1) информационного входа 8 блока управления единица,эле-40 мент И 19, обеспечив формирование сигналов на выходах 9, 10 и 12 блока управления. Одновременно, если на входе 7 знака блока управления 1 (-), то срабатывает элемент И 25, формируя сигнал на выходе 13 блока управления. Этот же сигнал генератора 17 тактов устанавливает счетчик 18 в 1. На втором такте по сигналу генератора 17 тактов срабатывает элемент И 22 и, в случае единицы в двоичном разряде веса 2^й (У2) информационного входа 8, элемент И 20, формируя сигналы на выходах 9 и 10 блока управления, одновременно счетчик 13 устанавливается в 2. На третьем такте сигнал генератора тактов открывает элемент И 23 и, в случае единицы в разряде веса 4 (У4) информационного входа 8, элемент И 21, формируя сигналы на выходах 9 и 11 блока управления. Сигнал с выхода 11, пройдя через элемент НЕ 26, запирает элемент И 22, одновременно счетчик 18 сбрасывается в нуль. На этом выполнение цикла заканчивается. На осталь45 .50 ных циклах управляющие 'сигналы вырабатываются аналогично.

Таким образом, предлагаемое устройство для умножения десятичных чисел обеспечивает обработку десятичной цифры множителя за три такта, увеличивая быстродействие примерно на 25% .

Claims (3)

1 Изобретение относитс  к вычислительной технике и может быть использовано .при построении двоично-дес тичных арифметических устройств.

Известно устройство умножени , содержащее регистр множимого, блок последовательного накоплени  чисел, кратных множимому, блок сдвига, блок суммировани  частичных произведений, регистр множител , блок определени  цифр 1 .

Однако известное устройство сложно .

Наиболее близким к предлагаемому  вл етс  устройство, содержащее дес тичный сумматор, регистр-преобразователь , информационные разр дные выходы которого подключены к информационным входам сумматора, регистр множимого, информационные выходы которого подключены к информационным входам старших дес тичных разр5здов регистра-преобразовател , информационные выходы младших дес тичных разр дов которого подключены к информационным входам регистра множимого, регистр множител  и блок управлени , выход сложени  которого подключен ко входу сложени  дес тичного сумматорь , выход преобразовани  блока управлёни  поДсоед инен к первому управл ющему входу регистра-преобразовател , второй управл ющий вход которого соединен со входом сдвига регистра множител  и с выходом управлени  сдвигом блока управлени , выход управлени  приемом которого подсоединен ко входу приема в регистр множимого

L2.

0

Недостаток данного устройства большое врем  выполнени  операции (кажда  дес тична  цифра множител  обрабатываетс  за четыре такта). Цель изобретени  - увеличение

5 быстродействи  устройства.

Поставленна  цель достигаетс  тем, что в устройство дл  умножени  дес тичных чисел, содержащее дес тичный сумматор, преобразователь двоичного

0 кода в двоично-дес тичный, информационные выходы дес тичных разр дов которого подключены к информационным разр дным входам дес тичного сумматора , регистр множимого, информационные разр дные выходы которого подключены к информационным входам старших дес тичных разр дов преобразовател  двоичного кода в двоичнодес тичный , информационные выходы

0 младших дес тичных разр дов которого подсоединены к информационным разр д ным входам множимого, регистр множител  и блок управлени , выход уп сложением которого подключен ко входу сложени  дес тичного сумматора, выход управлени  преобразованием блока управлени  подсоединен к первому управл ющему входу преобразовател  двоичного кода в . двоично-дес тичный, второй управл ющий вход которого соединен со входом сдвига регистра множител  и с выходом управлени  сдвигом блока управлени , выход управлени  приемом которого подсоединен ко входу приема регистра множимого, дополнительно введен узел преобразовани  цифры выход з.нака которого соединен с входом управлени  видом операции дес тичного сумматора и со входом знака блока управлени , разр ды информационного входа которого с весами 4, 2 и 1 подключены к разр дам информационного выхода узла преобразовани  цифры с весами 4, 2 и 1, разр ды информационного входа с весами 8, 4, 2 и 1 которого подсоединены к разр дам выхода младшего дес тичного разр да регистра множител , к младшему разр ду регистра множител  подключен выход . прибавлени  единицы блока управлени . Узел преобразовани  цифры содер жит элемент НЕ, элемент И и элемен ИЛИ, первый вход которого подключен к выходу элемента И, первый вход ко торого подсоединен к выходу знака и к разр ду веса 8 информационного входа узла преобразовани  цифры,вто рой вход элемента И через.элемент Н соединен с разр дом веса 1 информационного входа узла преобразовани  цифры, разр д веса 2 которого подключен ко второму входу элемента ИЛИ, вход элемента НЕ, выход элемента ИЛИ и разр д веса 4 информа ционного входа узла преобразовани  цифры соединены соответственно с разр дами весов 1, 2 и 4 инфо мационного выхода узла преобразовани  цифры. Кроме того, блок управле ни , содержит генератор тактов, счет ч-ик, семь элементов И, элемент НЕ и элемент ИЛИ, причем выход генератора соединен со счетным входом сче чика и с первыми входами элементов И, вторые входы первого, второго , и третьего элементов И подключены соответственно к трем разр дам с весами 1,

2., 4 информационного входа блока управлени , выходы четвертого, п того, шестого и седьмого элементов И  вл ютс  соответст венно выходами управлени  преобразо ванием, сдвигом, приемом, прибавлением единицы блока управлени , третьи входы первого, второго и третьего элементов И соединены соот ветственно с первым, вторым и треть ыходами счетчика, второй вход п тоо элемента И соединен с третьим ыходом и с установочным входом счетика , вторые входы шестого и седьмоо элементов И подключены к первому ыходу счетчика, третий вход седьмоо элемента И подключен к входу знаа блока управлени , выход п того элемента И соединен со входом элеента НЕ, выход которого подключен о второму входу четвертого элемена И, выходы первого, второго и третьего элементов И соединены со входами элемента ИЛИ, выход которого  вл етс  выходом сложени  блока управлени . На фиг. 1 представлена структурна  схема устройства дл  умножени  дес тичных чисел; на фиг. 2 - схема узла преобразовани  цифры; на фиг.З- cxebte блока управлени . Устройство (фиг. 1) содержит дес тичный сумматор 1, содержащий 2п дес тичных разр дов, где п.разр дность дес тичных операндов, преобразователь 2, содержащий 2п дес тичных разр дов, информационные выходы которого подключены к информационным входам сумматора, данный блок представл ет собой регистр сдвига с цеп ми коррекции, необходимыми дл  умножени  дес тичного числа на два, и служит дл  последовательного получени  во врем  выполнени  умножени  необходимых кратных множимого, в качестве преобразовател  может быть использован преобразователь двоичного кода в Двоично-дес тичный, регистр 3 множимого, содержащий 2п-1 дес тичных разр дов, входы которого подключены к выходам младших разр дов регистра-преобразовател , а выходы - ко входам старших разр дов его регистр 4 множител , содержащий п+1 дес тичный разр д,причем стар- . шие п выполнены в виде дес тичных, счетчиков,-узел 5 преобразовани  цифры , четырехразр дный информационный вход которого подключен к выходу младшего дес тичного разр да регистра 4, а выход знака - ко входу управлени  видом операции дес тичного сумматора, блок б управлени , вход 7знака которого соединен с выходом знака узла 5, трехразр дный информационный выход которого соединен с трехразр дным информационным входом 8.блока 6, выход 9 управлени  сложением , которого подключен ко входу сложени  сумматора 1, выход 10 .преобразовани  блока управлени  соединен с первым управл ющим входом преобразовател  2, второй управл ющий вход которого подсоединен к выходу 11 управлени  сдвигом блока управлени , выход 12 управлени , приемом которого соединен со входом приема регистра 3, выход 13 управлени  прибавлением единицы блока управлени 

подключен ко входу прибавлени  единицы к следующему разр ду регистра 4, вход сдвига которого соединен с выходом 11 блока 6.

Назначением узла 5 преобразовани  цифры  вл етс  анализ значени  младшего дес тичного разр да регистра 4 Если в нем находитс  люба  из цифр от 0000 до 0111 (от О до 7)-, то узел 5 осуществл ет пр мую передачу содержимого трех младших двоичных разр дов младшего дес тичноог-о разр да регистра 4 на свой трехразр дный информационный выход, а на выходе знака узла 5 по вл етс .сигнал О ( + ) . Если же в младшем дес тичт ном разр де регистра 4 находитс  цифра 1000 или 1001 (3 или 9), то на информационном выходе узла 5 по вл етс  соответственно код 010 или 001, а на выходе - сигнал 1 (-).

Устройство работает следующим образом .

Перед началом умножени  в регистр 4 заноситс  код множител , в младшие разр ды регистра-преобразовател  2 - код множимого, множимое и множитель представлены в коде 8-4-2-1. Умножение выполн етс  за число циклов , равное п+1, начина  с младшего дес тичного разр да множител  .Каждый цикл состоит из трех тактов (по числу двоичных разр дов представлени  дес тичной цифры на информационном выходе узла 5).

На первом такте первого цикла блок б управлени  анализирует значение знака на своем входе 7 и значение двоичного разр да веса 1 своего информационного входа 8. Если на вход 7 поступает знак минус, то блок управлени  формирует сигнал на выходе 13, покоторому осуществл етс  прибавление единицы в соседний с младшим дес тичный разр д регистра 4 Если двоичный разр д веса 1 на входе 8 блока управлени  равен единице , то блок управлени  формирует сигнал на выходе 9, по которому осуществл етс  прибавление либо вычитание , в зависимости от знака поступившего с выхода знака узла 5 на вход управлени  видом операции дес тичного сумматора 1, содержимого регистра-преобразовател  2 к содержимому сумматора 1. Одновременно с формированием сигнаша на выходах 9 и 13 блок управлени  -вырабатывает сигналы на выходах 10 и 12. Сигнал о выхода 12 поступает на вход приема регистра 3 множимого и обеспечивает запоминание его содержимого. Сигнал с выхода 10 управл ет умножением на два содержимого регистра-преобразовател  2.

Таким обраэ-ом, к началу второго такта цикла в преобразователе 2 сформирован код двухкратного множимого

На втором такте блок управлени  анализирует разр д веса 2 своего информационного входа 8. Если, на нем 1, то блок управлени  вырабатывает сигнална выходе 9, по кото , рому выполн етс  прибавление или вычитание , в зависимости от сигнала на выходе знака узла 5, содержимого преобразовател  2 к содержимому сумматора 1. Одновременно формируетс  -р сигнал на выходе 10 блока управлени , по которому в преобразователе 2 производитс  удвоение его содержимого (формирование четырехкратного множимого) . .

На третьем такте блок управле5 ни  анализирует разр д веса

4 своего информационного входа, . и если на нем 1, то формирует сигнал на выходе 9, обеспечив прибавление содержимого преобразовател  к содержимому сумматора. Одновременно вырабатываетс  сигнал на выходе 11 блока управлени , по которому в преобразователь 2 принимаетс  содержимое регистра 3, т.е. к началу следующего 25 цикла в регистре 2 установлено множимое , сдвинутое на один.дес тичный разр д 5лево и выполн етс  сдвиг на один дес тичный разр д вправо содер- жимого регистра множител . На этом выполнение первого цикла закончено-.Все остальные циклы выполн ютс  аналогично . Умножение заканчиваетс  после обработки (п+1)-ой цифры множител . I . ,

р Схема узла 5 преобразовани  цифры (фиг. 2) содержит элемент и 14, первый вход которого соединен с двоичным разр дом веса 8 .(Х8) информационного входа и выходом знака узла 0 преобразовани  цифры (S); элемент НЕ 15, вход которого соединен с двоичными разр дами веса 1 четырехразр дного информационного входа () и тpexpaзp днo.p информационного выхода 5 (У1) узла 5, а йыход - со вторым

входом элемента И 14, элемент ИЛИ 16, первый вход которого подключен к вы ходу элемента И 14, а второй вход и

выход соединены соответственно с двол ичными разр дами веса 2 четырехраз- р дного информационного входа (Х2) и трехразр дного информационного вы-хода (У2).узла 5, двоичный разр д веса 4 информационного входа (Х4) которого соединен с пвоичным разр  - дом веса 4 информационного выхода (У4) узла 5.

Данна  схема обеспечивает пр мую передачу входных кодов от 0000 до 0111.и кода 1001 на выход и преобразование кода 1000 в 1010. При этом старша  двоична  цифра всех кодов  вл етс  управл ющей цифрой (S), поступающей на выход знака узла 5 (старша  цифра 1 - знак -, старша  цифра О - знак Ч). Блок 6 управлени  играет важную роль при выполнении операции умножени  i Он может быть реализован либо микропрограммным, либо аппаратным способом (фиг. 3). Блок 6 управлени  содержит генератор 17 тактов, двухразр дный двоичный счетчик 18, счетный вход которого соединен с выходом генератора 17 тактов, первый-седьмой элементы И 19-22, первые входы которых подключены к выходу генератора тактов, вторые входы элементов И 19, 20 и 21 соединены соответственно с разр дами весов 1, 2 и 4 инфор мационного трехразр дного входа 8 бл ка 6 управлени , а третьи входы соответственно с выходами О, 1 2 счетчика 18,второй вход элемента И 23 соединен с выходом 2 и входом установки О счетчика 18, вторые входы элементов И 24 и 25 подключены к выходу О счетчика 18, третий вход элемента И 25 соединен со входом 7 знака блока управлени , выходы элементов И 22, 23, 24 и 25  вл ютс  соответственно выходами 10, 11, 12 и 13 блока, 6 управлени , элемент . НЕ 26, подключенный между вторы входом элемента И 22 и выходом элемента И 23, элемент ИЛИ 27, входы которого соединены с выходами элемен тов И 19, 20 и 21, а выход - с выходом 9 блока 6 управлени . Блок б управлени  работает следую щим образом. в исходном состо нии счетчик 18 .. установлен в (Э. На первом такте первого цикла по сигналу с выхода генератора 17 тактов открываютс  элементы И 22 и 24 и, в случае, если в раз р де веса 1 (У1) информационного входа 8 блока управлени  единица,эле мент И 19, обеспечив формирование сигналов на выходах 9, 10 и 12 блока управлени . Одновременно, если на вх де 7 знака блока управлени  1 {-) то срабатывает элемент И 25, формиру  сигнал на выходе 13 блока управлени . Этот же сигнал генератора 17 тактов устанавливает счетчик 18 в 1 На втором такте по сигналу генератора 17 тактов срабатывает элемент И 22 и, в случае единицы в двоичном разр де веса 2 (У2) информационно го входа 8, элемент И 20, формиру  сигналы на выходах 9 и 10 блока управлени , -одновременно счетчик 13 На третьем т устанавливаетс  в те сигнал генератора тактов открыва ет элемент И 23 и,в случае единицы в разр де веса 4 (У4) информацион ного входа 8, элемент И 21, формиру сигналы на выходах 9 и 11 блока управлени . Сигнал с выхода 11, пройд через элемент НЕ 26, запирает элемент И 22, одновременно счетчик 18 сбрасываетс  в нуль. На этом выполн ние цикла заканчиваетс . На остальных циклах управл ющие сигналы выраатываютс  аналогично. Таким образом, предлагаемое устройство дл  умножени  дес тичных чисел обеспечивает обработку дес тичной цифры множител  за три такта, увеличива  быстродействие примерно на 25%. , формула изобретени  1. Устройство дл  умножени  дес тичных чисел, содержащее дес тичный сумматор, преобразователь двоичного кода в двоично-дес тичный, информационные выходы дес тичных разр дов которого подключены к информационным разр дньом входам дес тичного сумматора , регистр множимого, информационные разр дные выходы которого подключены к информационным входам старших дес тичных разр дов преобразовател  двоичного кода в двоично-дес тичный, информационные выходи младших дес тичных разр дов которого подсоединены к информационным разр дным входам регистра множимого, регистр множител  и блок управлени , выход управлени  сложением которого подключен ко входу сложени  дес тичного сумматора , выход управлени  преобразованием блока управлени  подсоединен к первому управл ющему входу преобразовател  двоичного кода в двоично-дес - тичный, второй управл ющий вход которого соединен со входом сдвига регистра множител  и с выходом управлени  сдвигом блока управлени , выход управлени  приемом которого подсоединен ко входу приема регистра множимого , отличающеес  тем, что, с целью увеличени  быстродейст-. ВИЯ, дополнительно введен узел преобразовани  цифры, выход знака которого соединен со входом управлени  видом операции дес тичного сумматора и со входом знака блока управлени , разр ды информационного входа которого с весами 4, 2 и 1 подключены к разр дам информационного выхода узла преобразовани  цифры с весами 4, 2 и 1, разр ды информацион ного входа с весами 8, 4, 2 к которого подсоединены к разр дам выхода младшего дес тичного разр да регистра множител , к младшему разр ду регистра множител  подключен выход прибавлени  единицы блока управлени  . 2. Устройство по п. 1, отличающеес  тем, что узел преобразовани  цифры содержит элемент НЕ, элемент И и элемент ИЛИ, первый вход которого подключен к выходу элемента И, первый вход которого подсоединен к выходу знака и.к разр ду веса 8 информационного входа узла преобразовани  цифры, второй вход

элемента И через элемент НЕ соединен с разр дом веса 1 информационного входа узла преобразовани  цифры, разр д веса 2 которого подключен ко второму входу элемента ИЛИ, вход элемента НЕ, выход элемента ИЛИ и разр д веса 4 информационного входа узла преобразовани  цифры соединены соответственно с разр дами весов .

1И I

И 4 информационного выхоА I

да узла преобразовани  цифры.

3. Устройство по п. 1,отличающеес  тем, что блок управлени  содержит генератор тактов, счетчик, семь элементов И, элемент НЕ и элемент ИЛИ, причем выход генератора соединен со счетным входом счетчика и с первыми входами элементов И, вторые входы первого, второго и третьего элементов И подключены соответственно к трем разр дам с весами 1, 2 и 4, информационного входа блока управлени , выходы четвертого, п того, шестого и седьмого элементов И  вл ютс  соответственно выходами управлени  преобразованием , сдвигом, приеме, прибавлёнйем единицы блока управлени , третьи входы пергэго, второго и третьего элементов И соединены соответственно с первым, вторьм и третьим выходами счетчика/ второй вход п того элемента И соединен с третьим выходом и с установочным входом счетчика , вторые входы шестого и седьмого элементов И Подключены к первому выходу счетчика, третий вход седьмого элемента И подключен к входу знака

0 блока управлени , вЁгход п того элемента И соединен со элемента НЕ, выход которого ло|дключен ко второму входу четвертого элемента И,выходы первого второгр и третьего эле5 ментов И соединены со входами элемента ИЛИ, выход которого  вл етс  выходом сложени  блока управлени . .

Источники инф фма1ши

0 прин тые S& внимание при экспертизе

1.Авторское свидетельство СССР 510714, кл. q 06 F 7/52, i976v

2.йаторское свидетельство СССР йо за вке 2344731/18-24, 62.04.76 (прототип).

III I

XI

У1

фи.2