SU813418A1 - Устройство дл умножени двоичныхчиСЕл B дОпОлНиТЕльНыХ КОдАХ - Google Patents
Устройство дл умножени двоичныхчиСЕл B дОпОлНиТЕльНыХ КОдАХ Download PDFInfo
- Publication number
- SU813418A1 SU813418A1 SU782660914A SU2660914A SU813418A1 SU 813418 A1 SU813418 A1 SU 813418A1 SU 782660914 A SU782660914 A SU 782660914A SU 2660914 A SU2660914 A SU 2660914A SU 813418 A1 SU813418 A1 SU 813418A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- multiplier
- binary numbers
- input
- code
- register
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДВОИЧНЫХ ЧИСЕЛ В ДОПОЛНИТЕЛЬНЫХ КОДАХ
ды регистров множимого и множител соединены с входными шинами множимого и множител устройства соответственно, выход регистра множимого соединен со вторым входом этого регистра, выход элемента И соединен с нервым входом узла суммировани , выход узла суммировани соединен со входом регистра результата, выход регистра результата с выходной шиной результата устройства и со вторым входом узла суммировани , введены триггер модификации сдвига и два нреобразовател кода в дополнительный, причем выход регистра множимого подключен к установочному входу триггера модификации сдвига, управл ющий вход которого соединен с управл ющим входом устройства, выходы триггера модификации сдвига и регистра множител с информационными входами первого и второго преобразователей кода в дополнительный соответственно, управл ющие входы которых соединены с выходом знакового разр да регистра множител , выходы первого и второго преобразователей кода в дополнительный соединены с первым и вторым входами элемента И соответственно.
На чертеже приведена схема устройства.
Устройство содержит регистр 1 множимого , регистр 2 множител , триггер 3 модификации сдвига, первый 4 и второй 5 преобразователи кода в дополнительный, элемент И 6, узел 7 суммировани , регистр 8 результата, входные щины 9 и 10 множимого и множител соответственно, управл ющий вход 11 устройства, выходную щину 12 результата .
При работе устройства в регистры множимого и множител записываютс сомножители в дополнительном коде с учетом знаков. Если множитель положительный, то нулевое значение его знакового разр да определ ет режим работы первого 4 и второго 5 преобразователей (режим без преобразовани ) . Оба сомножител будут поступать на вход элемента И 6 без изменени . При этом первые m микротактов сдвига кода множимого триггер 3 будет установлен в нулевые или единичное состо ние в зависимости от текущего разр да множимого. Но начина с (т + 1)-го микротакта, когда он будет установлен в состо ние, соответствующее знаковому разр ду множимого, и далее в течение ш микротактов состо ние триггера 3 не мен етс . Если множитель отрицательное число, то его единичный знаковый разр д определ ет режим работы первого 4 и второго 5 преобразователей кода (режим преобразовани чисел в дополнительный код). В этом случае на входы элемента И 6 поступает дополнительный код от исходного значени сомножителей. Триггер 3 модификации сдвига работает здесь так
же, как описано выще. В узле 7 суммировани производитс сложение разр дов текущего и прощлого частичных произведений с учетом переноса возникщего при предыдущем суммировании.
В предлагаемом устройстве может быть реализован способ умножени , начина как со старщих, так и с младщих разр дов множител . Введение триггера модификации сдвига и двух преобразователей позвол ет производить умножение двоичных чисел в дополнительных кодах без коррекции и без расщирени разр дной сетки сомножителей, что приводит к уменьщению общего числа циклов суммировани почти вдвое, к повышению быстродействи устройства в 1, 8 раз по сравнению с известным устройством.
Claims (3)
1.Карцев М. А. Арифметика цифровых машин. М., «Наука, 1969, с. 484-489, рис. 4-19.
2.Карцев М. А. Арифметика цифровых машин. М., «Наука, 1969, с. 459, рис. 4-14 (прототип).
3.Карцев М. А. Арифметика цифровых мащин. М., «Наука, 1969, с. 488.
Ж А Ж А А
12
А А А Ж А
0ff Лч ж А
.
/
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782660914A SU813418A1 (ru) | 1978-08-21 | 1978-08-21 | Устройство дл умножени двоичныхчиСЕл B дОпОлНиТЕльНыХ КОдАХ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782660914A SU813418A1 (ru) | 1978-08-21 | 1978-08-21 | Устройство дл умножени двоичныхчиСЕл B дОпОлНиТЕльНыХ КОдАХ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU813418A1 true SU813418A1 (ru) | 1981-03-15 |
Family
ID=20783919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782660914A SU813418A1 (ru) | 1978-08-21 | 1978-08-21 | Устройство дл умножени двоичныхчиСЕл B дОпОлНиТЕльНыХ КОдАХ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU813418A1 (ru) |
-
1978
- 1978-08-21 SU SU782660914A patent/SU813418A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU813418A1 (ru) | Устройство дл умножени двоичныхчиСЕл B дОпОлНиТЕльНыХ КОдАХ | |
SU822181A1 (ru) | Устройство дл умножени чиселВ дОпОлНиТЕльНыХ КОдАХ | |
SU1667061A1 (ru) | Устройство дл умножени | |
SU1024906A1 (ru) | Устройство дл умножени | |
SU1524046A1 (ru) | Устройство дл умножени двух N-разр дных чисел | |
SU1005035A1 (ru) | Устройство дл умножени | |
SU1057942A1 (ru) | Устройство дл вычислени функции @ =2 @ | |
SU723571A1 (ru) | Устройство дл умножени дес тичных чисел | |
RU2248094C2 (ru) | Устройство преобразования из десятичной системы счисления в двоичную | |
SU1410024A1 (ru) | Устройство дл умножени | |
SU754412A1 (ru) | Устройство для умножения 1 | |
SU985783A1 (ru) | Устройство дл умножени п-разр дных чисел | |
SU813420A1 (ru) | Устройство дл умножени двоичныхчиСЕл B дОпОлНиТЕльНыХ КОдАХ | |
SU888110A1 (ru) | Последовательное множительное устройство | |
SU675423A1 (ru) | Цифровое множительное устройство | |
SU555401A1 (ru) | Устройство дл умножени | |
SU987620A1 (ru) | Последовательное множительное устройство | |
SU1080138A1 (ru) | Генератор коррелированной последовательности случайных чисел | |
SU1548785A1 (ru) | Мультиконвейерное вычислительное устройство | |
SU435519A1 (ru) | Преобразователь двоично-десятичного в двоичный и обратнокода | |
SU1141403A1 (ru) | Устройство дл делени | |
SU1256018A1 (ru) | Устройство дл умножени @ -разр дных чисел | |
SU357561A1 (ru) | Устройство для умножения | |
SU1472899A1 (ru) | Устройство дл умножени | |
SU1532917A1 (ru) | Вычислительное устройство |