SU1451683A1 - Устройство дл умножени с накоплением - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники, в частности к устройствам умножени , и может быть использовано в арифметических устройствах ЭВМ. Целью изобретени   вл етс  увеличение быстродействи . Поставленна  цель достигаетс  тем, что в устройство дл  умножени  с накоплениг ем, содержащее сдвиговый регистр 4 множимого, сдвиговый регистр 7 множител , сумматор 3, блок 8 синхронизации и регистр-аккумул тор 5, введены блок 1 пам ти, блок 2 элементов И и комбинационный сдвигатель 6 с соответствующими св з ми. Отличным в работе устройства  вл етс  то, что .накопление промежуточных результатов ведетс  в  чейках блока 1 пам ти, адреса которых определ ютс  группа- ; ми разр дов множител . 2 ил., 1 табл. €

Description

СП

Од

00 Од

Изобретение относитс  к вычисли - тельной технике, в частности к устройствам умножени , и может быть непользовано в арифметических устройствах ЭВМ.

Цель изобретени  - увеличение быстродействи  устройства,

На фиг, 1 представлена схема устройства дл  умножени  с накоплением5 на фиг. 2 - временные диаграмм: формировани  сигналов в блоке синхронизации (дл  ).

Устройство (фиг.1) содержит блок 1 пам ти, блок 2 элементов И, сумматор 3j сдвиговый регистр 4 множимого регистр-аккумул тор 5, комбинационный сдвигатель 6, сдвиговый регистр

7множител  и блок 8 синхронизации.

На фиг„2 прин ты следующие обозначени : и, - сигнал на первом выходе блока 8 (подключен к входам Сдвиг регистров 4 и 7); Uч сигнал на втором выходе блока 8 (подключен к входу Запись регистра-аккумул тора 5); и 3 сигнал на третье выходе блока 8 (подключен к входу Сдвиг сдвигател   6); U4 сигнал на четвертом выходе блока 8 (подключен к входам запрета вьщачи сдви- гател  6 и регистров 4 и 7);. U5 сигнал на п том выходе блока 8 (подключен к второму входу блока 2); U сигналы на шестых выходах блока 8 и на младших выходах регистра 7 (подключены к входам Адрес блока 1), отображаютс  на диаграмме в шестнадцатиричной системе счислени -, Vj- сигнал на седьмом выходе блока 8 (подключен к входу Запись блока 1) и - сигнал на. восьмом выходе блока

8(сигнал готовности результата устройства ); Ug - сигнал на первом входе блока В (сигнал начала работы устройства ) ; сигнал на втором вход блока 8 (сигнал начальной установки устройства).

Сумматор 3 может быть построен на элементе 1802 ИМ1, сдвиговьй регистр

4 множимого и сдвиговый регистр 7 множител  - на элементе 533 ИР 16, комбинированный сдвигатель 6 - на элементе. 531 КПП. Цепи общего тактирующего сигнала на фиг. 1 и 2 не показаны .

Устройство дл  умножени  с накоплением (фиг.1) работает следующим образом.

0

5

0

5

0

5

0

5

0

Рассмотрим случай, когда разр дность сомножителей . При этом регистр 4 осуществл ет сдвиг влево сразу на четьфе разр да, регистр 7 - сдвиг вправо на четыре разр да. Таким образом, множитель разбиваетс  на четыре группы по четыре разр да . Запись множимого осуществл етс  в разр ды с четвертого по дев тнадцатый регистра 4. В остальные его разр ды , загружаютс  нули. Выходами регистра 7  вл ютс  младшие четыре разр да (соответственно разр дности группы ). Блок 1 пам ти содержит шестнадцать  чеек.

Дл5Г правильной работы устройства с целью первоначального обнулени  блока 1 необходимо произвести холостой пуск устройства хот  бы дл  пары сомножителей . После вы влени  сигнала готовности результата необходимо осуществить предварительную загрузку (или обнуление) регистра-аккумул тора 5 (предварительна  загрузка сопровождаетс  сигналом начальной установки, по которому блок 8 формирует сигнал Запись на входе регистра-аккумул тора ), причем разр дность числа, загружаемого в регистр- аккумул тор, должна соответствовать разр дности регистра-аккумул тора 5. Работа устройства в режиме холостого пуска не о тличаетс  от обычной работы устройства, за исключением того, что в первом случае результат будет неверным ), поэтому она в дальнейшем не рассматриваетс , но предполагаетс , что холостой пуск выполнен. После выполнени  холостого пуска взведен сигнал готовности результата, сброшены сигналы Сдвиг регистров 4 и 7 и сдвигател  6, сигнал Запись регистра-аккумул тора 5, установлен в 1 второй вход блока 2 э лементов И, сброшен сигнал Запись блока 1, установлены в третье состо ние шестые выходы блока 8 и выходы сдвигател  6, открыты выходы регистров 4 и 7.

Работа устройства начинаетс  с момента взведени  сигнала начала работы и одновременной загрузки первой пары сомножителей в регистры 4 и 7. В следующем такте измен ютс  следующие выходные сигналы блока 8: сбрасываетс  сигнал готовности результата , разрешаетс  запись в блок 1, на три следующих такта разрешаетс  сдвиг .регистров 4 и 7. В первой половине

каждого следующего такта во входные регистры сумматора загружаетс  содержимое регистра 4 и  чейки пам ти блока 1, адрес которой задаетс  младшими четьфьм  разр дами регистра 7, а во второй половине результат суммировани  загружаетс  в ту же  чейку блока 1 и осуществл ютс  сдвиги в регистрах 4 и 7. В четвертом такте блок 8 запрещает сдвиг регистров . 4 и 7 и осуществл етс  загрузка следующей пары сомножителей (в конце такта). В п том такте вновь разрешаетс  сдвиг регистров 4 и 7 и в устройстве выполн ютс  те же действи , что и дл  первой пары сомножителей . Через три такта после загрузки последней пары сомножителей сбрасываетс  сигнал начала работы. На этом первый этап работы устройства заканчиваетс .

Результатом работы устройства на первом этапе  вл етс  накопление в  чейках блока 1, вз тых с соответствующими весами сумм частных произведений . Дл  получени  конечного результата необходимо выполнить умножени  содержимого  чеек блока 1 на их адреса и накопить результат умножений в регистре-аккумул торе 5. Это выполн етс  на втором этапе работы устройства минимальным количеством требуемых операций.

Второй этап работы начинаетс  через один такт после сброса сигнала начала работы. При этом блок 8 запрещает сдвиг регистрам 4 и 7, переводит в третье состо ние их выходы, открывает выходы сдвигатеп  6 и свои шестые выходы, разрешает запись в каждой второй половине следующего такта в регистр-аккумул тор 5, выставл ет нули на втором входе блока 2 элементов И.

При выбранной дл  данного случал разр дности сомножителей и разр дности групп разбиени  множител  второй этап включает четьфе цикла . В первом цикле в регистре-аккумул торе 5 накапливаетс  сумма содержимого  чеек блока 1, адреса которых содержат единицы в первом, самом млашем , разр де. Во втором, третьем ,и четвертом циклах аналогично выбирают  чейки блока 1 с адресами, содержащими единицу соответственно во втором , третьем и четвертом разр дах, причем содержимое каждой первой вы 451683

бираемой во втором, третьем и четвертом циклах  чейки складываетс  со сдвинутым на один разр д вправо содержимым регистра-аккумул тора 5 (сдвиг осуществл етс  сдвигателем 6

10

15

подачей на один такт сигнала Сдвиг с третьего выхода блока 8, причем в самом старшем выходном разр де сдви- гател  6 устанавливаетс  О). Последовательность формируемых дл  каждого цикла блоком 8 адресов представлена в таблице. Одновременно осуществл етс  обнуление  чеек пам ти блока 1.

В nepsoNf цикле обнул етс  перва  выбир аема   чейка, во втором - первые две выбираемые  чейки, в третьем - первые четыре, в четвертом - оставшиес  восемь  чеек. Обнуление выполн етс  подачей на блок 1 сигнала Запись во второй половине соответствующего такта работы.

В следующем после окончани  четвертого цикла такте блоком 8 взводит- 25 с  сигнал готовности результата и

устройство переводитс  в то же состо ние , что и после холостого пуска. На этом заканчиваетс  второй этап работы. Результат операции может быть сн т с выходов регистра-аккумул тора 5. Устройство готово к работе с новым массивом сомножителей. При необходимости содержимое регистра-аккумул тора 5 может быть изменено предварительной загрузкой.

Разр дность блока 1, сумматора 3, регистра-аккумул тора 5, сдвигател  6 и блока 2 элементов И может быть больше 2п в зависимости от количества вводимых разр дов расширени .

30

35

40

Claims (1)

1. Формула изобретени 

   Устройство дл  умножени  с накопением , содержащее сдвиговый регистр разр дности 2п, сдвиговьй регистр множител  разр дности п, сумматор разр дности 2п, регистр-аккумул тор разр дности 2п и блок синхронизации (п - разр дность сомножителей), причем выход сдвигового регистра множимого соединен с входом первого слагаемого сумматора, входы разрешени  сдвига сдвиговых регистров множимого и множител  объединены и соединены с пер-, вым выходом блока синхронизации, входы запуска и установки которого соединены соответственно с входами на-

   чала работы и начальной установки . устройства, выход сумматора соединен с информационным входом регистра-аккумул тора , выход которого  вл етс  выходом результата устройства,о т- ли чающеес  тем, что, с целью увеличени  быстродействи , оно содержит блок пам ти разр дности 2п, комбинационный сдвигатель разр дности 2п и блок элементов И разр дности 2п, причем выход блока пам ти соединен с входом второго слагаемого сумматора выход которого соединен с первьм входом блока элементов И, выход регистра-аккумул тора соединен с информационным входом комбинационного сдвигател , выход которого соединен с входом первого слагаемого сумматора, вход разрешени  записи

   5

   регистра-аккумул тора, вход разрешени  сдвига комбинационного сдвигател , объединенные входы запрета вы- дачи комбинационного сдвигател , сдвиговых регистров множимого и множител , второй вход блока элементов И, адресный вход и вход разрешени  записи блока пам ти, выход готовности результата -устройства соединены соответственно с выходами с второго по восьмой блока синхронизации,вход нулевого потенциала устройства соединен с последовательным информационным входом сдвигового регистра множимого , выход блока элементов И со- единец с информационным входом блока пам ти, адресный вход которого соединен с вькодом младших разр дов сдвигового регистра множител .

   CSJ

   cv :i

   e.