SU1405052A1 - Устройство дл извлечени корн из суммы квадратов - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных машинах дл  аппаратного вьщислени  функции Z fX2 + .

Цель изобретени  - повышение точности вычислений и упрощение устройства .

На чертеже изображена схема уст- . ройства.

Устройство содержит вход 1 первого аргумента, первый регистр 2 аргумента , вход 3 второго аргумента, второй регистр 4 аргумента, вход 5 сдвига, первую 6 и вторую 7 группы элементов И, первый сумматор 8, триггер 9, вход 10 синхронизации, элемент НЕ 11, второй сумматор 12, регистр 13 результата, третью группу 14 элементов И,буферньпЧ регистр 15, выход 16 результата.

С входа устройства 1 переменна  X записываетс  в регистр 2 первого

выходами сумматора 12 с перекосом на два разр да влево. Два младших разр да регистра 15 соединены с вы- ходами двух младших разр дов сумматора 8. Искомое п-разр дное значение У формируетс  в регистре 13 и триггере 9. Выходы 16, соединенные с единичными выходами регистра 13 и триг10 гера 9,  аа ютс  выходами устройства. Устройство работает следующим образом .

Перед началом работы с входа 1 в регистр 2 записываетс  первый аргу15 мент X, с входа 3 в регистр 4 - второй аргумент У. Триггер 9 сброшен в 1, регистр 15 сброшен в О. Вычисление функции требует выполнени  п+1,цикла. Так как все циклы одина20 ковы, ограничимс  рассмотрением i-ro цикла.

Цикл начинаетс  с подачи сигнала на вход 5. По этому сигналу содержимое регистров 2, 4 и 13 сдвигаетс 

аргумента. С входа устройства 3 пере- 25 на один разр д влево. В освободившие- менна  У записываетс  в регистр 4 с  младшие разр ды регистров 2 и 4 завыходами сумматора 12 с перекосом на два разр да влево. Два младших разр да регистра 15 соединены с вы- ходами двух младших разр дов сумматора 8. Искомое п-разр дное значение У формируетс  в регистре 13 и триггере 9. Выходы 16, соединенные с единичными выходами регистра 13 и триггера 9,  аа ютс  выходами устройства. Устройство работает следующим образом .

Перед началом работы с входа 1 в регистр 2 записываетс  первый аргумент X, с входа 3 в регистр 4 - второй аргумент У. Триггер 9 сброшен в 1, регистр 15 сброшен в О. Вычисление функции требует выполнени  п+1,цикла. Так как все циклы одинаковы , ограничимс  рассмотрением i-ro цикла.

Цикл начинаетс  с подачи сигнала на вход 5. По этому сигналу содержимое регистров 2, 4 и 13 сдвигаетс 

второго аргумента. Регистры 2 и 4  вл ютс  регистрами сдвига. Вход управлени  сдвигом соединен с входом устройства 5 сдвига. Выходы регистра 2 соединены с входами первой группы элементов И 6, выходы регистра 4 - с входами второй группы элементов И 7, а выходы элементов И групп 6 и 7 с входам - первого сумматора.8. Триггер 9 представл ет собой триггер типа D. Вход S (сброс в 1) триггера 9 соединен с управл ющим входом 3, синхровход С - с входом 10 синхронизации , вход D - через инвертор 11 с выходом знакового разр да второго сумматора 12.

Регистр 13 результата представл е собой регистр сдвига. Управление сдвигом производитс  с входа 5. Вход D регистра соединен с единичным выходом триггера 9. Инверсные выходы регистра 13 и единичный выход триггера 9 соединены с входами третьей группы 14 элементов И. Выходы группы 14 элементов И,.единичньй выход триггера 9 и выходы сумматора В соединены с первыми входами сумматора 12. Выходы регистра 15 соединены с вторыми входами сумматора 12.

Регистр 15 представл ет собой регистр . Управление записью в него производитс  с управл ющего входа 5. Входы регистра 15 соединены с

писываютс  нули. В освободившийс  младший разр д регистра 13 записываетс  разр д искомой функ1:;ии, сформированньй в предыдущем цикле. Одновременно триггер 9 сбрасываетс  в 1, в регистр 15 записываетс  сумма, сформированна  в сумматорах 12 и 8 в предьщущем цикле. По завершении

сдвига и записи на вькодах групп 6 и 7 элементов И формируютс  i-e частичные квадраты переменных X и У, которые суммируютс  в сумматоре 8 и поступают в сумматор 12. Одновременно на выходах группы 14 элементов И формируетс  (-1)-й частичный квадрат со знаком минус функдаи в предположении , что текущий (1-1)-й разр д Z равен единице. После затухани  переходных процессов в сумматорах подаетс  сигнал на вход 10 и в триггер 9 записываетс  инверси  знака, сформированного в сумматоре 12. Эта инверси  знака  вл етс  точным значением (1-1)-го разр да функции Z.

Цикл заканчиваетс  по затухании . переходных процессов в сумматоре 12, которые могут возникнуть при перехо

де триггера 9 из 1 в О, после чего на вход 5 вновь подаетс  сигнал и аналогично выполн етс  следуюш.ий цикл. После окончани  (п-+-1)-го цикла

31405052

в триггер 9 записан младшир разр дПоступает сигнал на вход 10. Знак

Z, в регистре 13 - остальные разр ды.SM12 0, поэтому триггер 9 остаетПример . Пусть X О,10011011,с  в состо нии 1, Z, 1, и код

У 0,10100101. на входах SM12 сохран етс  прежним.

Точное значение Z У Х + Y 3-й цикл. По сигналу на входе 5:

0,11100010001...RG15: 0000000100000000000; RG13:

1-й цикл. В регистрах 2 и 4 имеем 0000001; триггер 9: 1, RG2:

RG2: 10011011, RG4: 10100101; 01101100; RG4: 10010100. Поэтотриггер 9: 1; RG15: 0. На выходах юму Х| 0; У 01010100. групп 6 и 7 элементов И формируютс 

первые частичные квадраты Х , У , ко- Z. 11111111011, торые суммируютс  сумматором 8.

Имеем. RG15: 0000000100000000000

15 Z2,+SM8 1111111101101010100

Х2 01011011.

+SM12 0000000001101010100,

У2 01100101

По сигналу на входе 10 триггер

SM8 11000000.209 остаетс  в 1 (Z, 1).

4-й цикл. По сигналу на входе 5:

Одновременно в группе 14 элемен-RG15: 0000000110101010000; RG13:

тов И формируетс  нулевой частичный 0000011; триггер 9: 1, Rr,2:

квадрат Z(zy : 11011000; RG4: 00101000; Х

25 10011000; Y О, Zo 11111111111 .

11111110011 ,

Так как RG15: О, на выходах сумматора 12 устанавливаетс  кодRG15: 0000000110101010000

30 Z2+SM8 1111111001110011000

SM12: 1111111111111000000.

SM12 0000000000011101000. Знак SM12 1-, поэтому сигнал на

входе 10 переводит триггер 9 в сое- По сигналу на входе 10 триггер

то ние О. Элементы И группы 14 за- 35 остаетс  в 1 (Z 1). крываютс  и5-й тщкл. По сигналу на входе 5:

RG15: 0000000001110100000; RG13:

SM12: 0000000000011000000. 0000111, триггер 9: 1j RG2:

. 10110000; RG4: 01010000; Х

2-й цикл. На вход 5 поступает до 01110000; Y О, сигнал, по которому в регистр 15 записываетс :Z 11111100011.

4

RG15: 0000000001100000000, RG15: 0000000001110100000 В мпадший разр д регистра 13,из g 1111110001101110000 триггера 9 записываетс  О, в регист-

pax 2 и 4 происходит сдвиг. RG2: SM12: 1111110011100010000. 00110110; RG4: 001001010; RG1,3:

0000000; триггер 9: 1. Поэтому По сигналу на входе 10 триггер

Х| У2 О, SM8 0.50 9 сбрасываетс  в О. (Z, 0) и

Z, 11111111111.SM12: 0000000010000010000,

6-й цикл. По сигналу на входе 5:

В сумматоре 12 происходит сложа- RG15: 0000001000001000000; RG13:

ние содержимого RG15 и Z 55 0001110; триггер 9: 1; RG2: RC15: 0000000001100000000 OllOOOOO; RG4: 10100000; Х 0; г + SM8 1111111111100000000 -у 01100000;

SM12 00000000010000000000 .Z| 11111000111.

6 л

±±±-±±:

I lifItMlf

Составитель В.Сычев Редактор В.Петраш Техред М.ДидыкКорректор Л.Пилипенко

Заказ 3106/53

Тираж 704

ВПИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Подписное

Claims (1)

1. УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КОРНЯ ИЗ СУММЫ КВАДРАТОВ, содержащее первый и второй регистры аргументов, регистр результата, два сумматора, причем выходы с первого по (п-2)-й разрядов первого сумматора (п - разрядность аргументов) подключены квходам с (п+5)-го по (п+2)-й разрядов первого слагаемого второго сумматора, отличающееся тем, что, с целью упрощения устройства и повышения точности вычислений, в него введены три группы элементов И, триггер, элемент НЕ и буферный регистр, причем информационные входы первого и второго регистров аргументов подключены к входам первого и вто рого аргументов устройства соответственно, выходы разрядов регистра результата и выход триггера образуют выход результата устройства, вход синхронизации триггера является входом синхронизации устройства, входы сдвига регистров и вход установки триггера подключены к входу сдвига устройства, прямые выходы первых старших разрядов первого и второго регистров аргументов подключены к первым входам элементов И первой и второй групп соответственно, инверс- ные выходы вторых разрядов первого и второго регистров аргументов подключены к вторым входам вторых элементов И первой и второй групп соответственно, прямые выходы с второго по n-й разрядов первого и второго регистров аргументов подключены к вторым входам первого и с третьего по n-й разрядов элементов И первой и второй групп соответственно, выходы элементов И первой группы подключены к входам первого слагаемого первого сумматора, а выходы элементов И второй группы - к входам второго слагаемого первого сумматора, выходы (п-1)-го и η-го разрядов которого g соединены с информационными входами (2п+1)-го и (2п+2)-го разрядов буферного регистра соответственно, инверсные выходы разрядов регистра результата соединены с первыми входами элементов И третьей группы, выход триггера подключен к вторым входам элементов И третьей группы, к входам с первого по третий, (п+3)-го и (п+ +4)-го разрядов первого слагаемого второго сумматора и к последовательному информационному входу регистра результата, выходы элементов И третьей группы соединены с входами с четвертого по (п+2)-й разрядов первого слагаемого второго сумматора, вход второго слагаемого которого подключен к выходу буферного регистра, информационные входы с первого по 2п-й разрядов которого подключены к выходам с третьего по (2п+2)-й разрядов второго сумматора соответственно, выход первого разряда второго сумматора соединен через элемент НЕ с информационным входом триггера.

   геоеон ns