SU1383337A1 - Устройство дл вычислени функции табличным методом - Google Patents

Abstract

Изобретение относитс  к вычис лительной технике и может быть использовано в виде автономного специализированного вычислител  или в качестве функционального расширител  в составе больших ЭВМ. Целью изобретени   вл етс  повышение точности за счет применени  квадратичной аппроксимации . Устройство содержит первый блок 1 пам ти констант аппроксимации.

Description

J -:::|

«

imtaa

(Л

со

00

оо

со

со

sj

  3

57 52

Пуж

гв

17

второй блок 2 пам ти констант аппроксимации , блок 3 суммировани , блок 4 выходных регистров, первый 5, второй 6, третий 7, четвертый 8 регист ры блока 4 выходных регистров, выходы 9 результата, регистр 0 аргумента ,.вход 11 аргумента, первую 12, вторую 13, третью 14, четвертую J5 Г1)уппы элементов ИЛИ, умножители 16-

18 старшего, среднего, младшего байта , регистр 19 константы, блок 20 управлени , вход 21 запуска. Предложенное устройство использует квадратичную аппроксимацию, котора  позвол ет на заданном интервале изменени  аргумента вычислить значение функции в 5-10 раз точнее, чем при линейной аппроксимации . 1 ил.

1

Изобретение относитс  к вычисли тельной технике и может быть использовано в качестве специализированного вычислител .

Цель изобретени  - повышение точ- ности.за счет применени  квадратичной аппроксимации.

На чертеже представлена функциональна  схема устройства.

1

Устройство содержит первый блок J

пам ти констант аппроксимации, второй блок 2 пам ти констант аппроксимации , блок 3 суммировани , блок 4 выходных регистров, первый 5, вто- рой 6, третий 7, четвертый 8 регистры блока 4 выходных регистров, выходы 9 результата, регистр 10 аргумента вход 11 аргумента, первую 12, вторую 13, третью J4, четвертую J5 груп- пы элементов ИЛИ, з множитель 16 стар шего байта, умножитель J7 среднего. 6afiTa, умножитель J8 младшего байта, регистр 19 константы, блок 20 управлени , вход 21 запуска, первьй 22, вто- рой 23, третий 24, четвертый 25, п тый 26, шестой 27, седьмой 28, вось мой 29, дев тый 30, дес тьш 31 выходы блока управлени , выход 32 старших разр дов умножител  старшего байта, выход 33 старщих разр дов умножител  среднего байта, выход 34 старших разр дов умножител  младшего байта, выход 35 младших разр дов умножител  старшего байта, выход 36 младших разр дов умножител  среднего байта, выход 37 младших разр дов умножител  младшего байта, первый сумматор 38 откорректированных сумм, первый промежуточный cj MMaTop 39, второй промежуточный сумматор 40, второй 41, третий 42, четвертьй 43 сумматоры откорректированных сумм, информационные выходы 44-47 первого, второго, третьего , четвертого сумматоров откорректированных сумм, п тый регистр 48, шестой регистр 49, седьмой регистр 50 блока выходных регистров, одиннадца- .тьй 51 и двенадцатьй 52 выходы блока управлени .

Устройство функционирует следуюш 1М образом.

Интервал изменени  аргумента разбиваетс  на 2 участков (п - старшие разр ды аргумента без знакового разр да ).

На каждом из участков функции аппроксимируетс  крива  второго пор дка вида

у Ах +Бх+С,

коэффициенты которой А,В и С подбираютс  исход  из минимального значени  среднеквадратичной ошибки по методу наименьших квадратов.

Аргумент X, коэффициенты А,В и С и функции у представл ютс  в виде К1-разр дных двоичных групп. В частном случае при двоичной разр дности аргумента х, коэффициентов А, В, С и функции равной 24 двоичных разр дов целесообразно прин ть п 7, К 3, 1 8.

Вычисление функции вьшолн етс  по схеме Горнера, т.е. вычисл етс 

у (АХ + В)х + С.

Б первом такте по сигналу с второго выхода 23 блока 20 управлени  в регистр 10 аргумента поступает трех- байтовьй аргумент, у которого в левом (первом) байте левый (старший)

двоичный разр д знаковой, а по сигналу с одиннадцатого выхода 51 блока 20 управлени  обнул ютс  регистры с первого по седьмой 5-8,48-50 блока выходных регистров,

Во втором такте из первого блока пам ти констант аппроксимации по адресу , задаваемому п старшими разр - .дами X, с помощью сигнала с первого выхода 22 блока 20 управлени  извлекаетс  третий (младший) байт константы А (а) и через четвертую группу элементов ИЛИ поступает на входы вторых сомножителей умножителей J6-J8, на входы первых сомножителей которых по сигналу с третьего 24 выхода блока 20 управлени  с регистра JO аргумента на первую, вторую и третью группы элементов ИЛИ поступаю г бай- ты аргумента х: на умножитель 16 старшего байта (байт х ,), на умножи тель 17 среднего байта (байт х), на умножитель 18 младшего байта (байт х ,).

В третьем такте по сигналу с дев того 30 вьпсода блока 20 управлени  операнды а., и х ввод тс  в соответствующие умножители 16-18 старшего , среднего и младшего байта.

В четвертом такте по сигналу с дес того 31 выхода блока 20 управлени  результаты умножени  х,а,, , и , с выхода умножителей 16-18 старшего, среднего и младшего байта поступают .на промежуточных сумматоров 39 и 40 и сумматоров 38, 41-43 промежуточных сумм, т.е. вьшолн етс  и начинаетс  процесс вычислени  величины х а.

по правилу ,- «-Э

-x-aS x,S -a-S + x-S-ajS + + x, (c ,.S- + als;) +

+(c;s % a/S- ).+ (C;S H- a .S- ),

Величины

и a, по вл ютс  на

выходах умножител  16 старшего байта, величины с 2 и aj на выходах умно жител  17 среднего байта, величины с и а , - на выходах умножител  J8 младшего байта.

В п том такте по сигналу с один- н адцатого 51 выхода блока 20 управлени  содержимое сумматоров 38,41-43 заноситс  соответственно в регистры 5-8 блока 4 выходных регистров. На этом заканчиваетс  цикл умножени  аргумента х на младший байт а.коэ фициента А.

0

5

0

ко ЭФФИЦИ- L, КОЭФФИДалее производитс  умножение аргу мента X на средний байт а ента А и на старший байт а циента А. Это выполн етс  в тактах,на - чина  с второго,в котором из первого блока 1 пам ти по адресу, задаваемому п старшими разр дами х с помощью сигналов с четвертого 25, а затем с п того 26 выходов блока 20 управлени , извлекаетс  второй (а) и первый (Ъ,) байты константы А.

После того как закончились три цикла умножени  аргумента х на А в

5 регистрах -6-8, 48-50 наход тс  шесть байтов этого произведени .

Далее по сигналу с шестого выхода 27 блока 20 управлени  по адресу, заданному старшими разр дами аргумента х, с второго блока 2 пам ти констант через аппроксимации первую, вторую и третью грзтапы элементов ИЛИ на умножители 16-J8 поступают байты коэффициента В: на умножитель 16 старшего байта Ь,, на умножитель 17 среднего байта Ъ,, , на умножитель 18 младшего байта Ъ . Одновременно по сигналу восьмого выхода 29 блока 20 управлени  с регистра J9 константы

0 через четвертую группу элементов ИЛИ на входы вторых сомножителей умножителей 16-18 поступает байт константы 1 вида 00000001.

В пocлeдyюш ie два такта по сигна5 лам с дев того 30 и дес того 31 выходов блока 20 управлени  в умножител х 16-J8 вычисл етс  величина В.1. В результате работы блока 3 пуммато- ров величина Ах + В1 сформирована на выходах 45-47 блока 3 сумматоров, на выходе 44 блока 3 сумматора имеетс  нуль.

Далее по сигналу с одиннадцатого выхода 51 блока 20 управлени  содер5 жимое сумматоров 38, 41, 42 и 43 блока 3 суммировани  заноситс  в регистры 5-8 регистра 4 функций, а содержимое регистров 48 и 49 смещаетс  вправо на один байт. В результате на

0 , ., .,

н

,

Содержимое регистров 6-8 и 48 необходимо сместить на два байта вправо так, чтобы в регистре 50 находилс  четверый байт величины Ах+В, Такой сдвиг в устройстве выполн етс  двум  циклами умножени  х на О. Это умножение выполн етс  по сигналу восьмого выхода 29 блока 20 управле-.

ни , при котором с регистра 19 конс- тгшты на входы .вторых сомножителей умножителей le- lS подаетс  байт конс танты О вида 00000000, в то врем  как на входы первых сомножителей умножителей поступает х.

По сигналам с дев того 30 и дес того 31 выходов блока 20 управлени  в умножител х 16-18 умножаетс  X на О На их выходах по вл ютс  нули, которые суммиру сь на сумматорах 41-43 откорректированных сумм с содержимым первого 5 второго 6 и третьего 7 регистров по сигналу с одиннадцатого выхода 51 блока 20 управлени  позвол ет сдвинуть их содержимое на один байт вправо, повтррив такое умножение дважды содержимое регистров блока 4 выходных регистров на два байта вправо. Поскольку в эти два цикла с дв€ Надцатого выхода 52 блока 20 управлени  сигнал не подаетс , то содержимое регистра 50 на выход не выдаетс .

В следующие четыре-цикла при наличии двенадцатого сигнала 52 производитс  умножение аргумента х на четыре байта величины Ax+B.l, т.е. вычисление (Ах+Б.1):Х. После каждого цикла умножени . (Ах+В. 1 );-Х () в пор дке (Axi+B.l )Хз(Ах+В.1 )X4{Ax+ +B.l)X, содержимое регистров блока 4 выходных регистров сдвигаетс  на один байт вправо, в результате чего в подрегистрах 5-8, 48 и 50 находитс  семь старпшх байтов проведени  (Ах+В.1)-Х.

В последнем цикле к величине (Ах+В.1)-Х прибавл етс  величина С,, Этот цикл вьшолн етс  аналогично циклу Ах+В..

В результате в первом регистре имеетс  нуль, а с второго по седьмой (6-8,48 и 50) соответствун) байты функции у. Поскольку аргзт ент х и коэффициенты А,В и С трехбайтовые, то и результат может быть только трехбайтовым, потому что в байтах п того 48, шестого 49 и седьмого 50 регистров имеютс  неточные цифры.Поэтому вычисленное значение функции у.снимаетс  с второго 6, третьего 7, четвертого 8 регистров блока 4,

Claims (1)

1. Формула изобретени 

   Устройство дл  вычислени  функций табличным методом, содержащее

   0 5 20 5

   30

   о

   з п

   5

   первый и второй блоки пам ти констант аппроксимации, блок суммировани , блок умножени  и блок управлени , причем первый, второй и третий выходы блока управлени  соединены с входами старших разр дов адреса первого блока пам ти констант аппроксимации , отличающеес  тем, что, с целью повышени  точности за счет применени  квадратичной аппроксимации, в него дополнительно введены регистр аргумента, блок выходных регистров, регистр константы, четыре группы элементов ИЛИ, причем блок умножени  содержит умножитель старшего байта аргумента, умножитель среднего байта аргумента, умножитель младшего байта аргумента, а блок суммировани  содержит два промежуточ ных сумматора и четыре сумматора от-, корректированных сумм, причем вход аргумента устройства соединен с информационными входами регистра аргумента , выходы старшего байта которого соединены с входами младших разр дов адреса первого блока пам ти . констант аппроксимации и с входами старших разр дов адреса второго блока пам ти констант аппроксимации,выходы старшего, среднего и младшего байтов регистра аргумента соединены с первыми входами элементов ИЛИ соответственно первой, второй и третьей групп, вторые входы которых соединены соответственно с выходами старшего , среднего и младшего байтов второго блока пам ти констант аппроксимации , выходы элементов ИЛИ первой, второй и третьей .групп соединены с входами первых сомножителей соответственно умножителей старшего, среднего и младшего байтов блока умножени , входы вторых сомножителей которых единены с выходом элементов ИЛИ четвертой группы, первые и вторые входы которой соединены с выходом первого блока пам ти констант аппроксимации и выходом регистра константы соответственно, выходы старших разр дов умножителей старшего, среднего и младшего байтов соединены с входами первых слагаемых соответственно пер вого сумматора откорректированных сумм, первого промежуточного сумматора и второго промежуточного суммато-г ра, выходы младших разр дов умножителей старшего и среднего байтов соединены с входами вторых слагаемых соот

   ветственно первого и второго промежуточных сумматоров, выходы которых соединены с входами первых слагаемых соответственно второго и третье- го сумматоров откорректированных сумм вход первого слагаемого четвертого сумматора откорректированных сумм соединен с выходами младших разр дов умножител  младшего байта, выход пер носа второго промежуточного сумматора соединен с входом переноса первого промежуточного сумматора, выход переноса которого соединен с входом переноса первого сумматора откоррек- тированных сумм, вход второго слагаемого которого соединен с выходом переноса второго сумматора откорректированных сумм, вход переноса которого соединен с выходом переноса треть го сумматора откорректированных сумм вход переноса которого соединен с . выходом переноса четвертого сумматора откорректированных сумм, выходы сумматоров откорректированных сумм с первого по четвертый соединены с информационными входами соответственно регистров с первого по четвертый блока выходных регистров, выходы регистров с первого по третий блок вы- ходных регистров соединены с входами вторых слагаемых соответственно второго, третьего и четвертого сумматоров откорректированных сумм, выходы регистров с четвертого по шесто блока выходных регистров соединены с

   информационными входами регистров соответственно с п того по седьмой блока выходных регистров, выходы седьмого регистра блока выходных регистров соединены с третьими входами элементов ИЛИ четвертой группы, выходы регистров с второго по четвертый блока выходных регистров  вл ютс  выходами вычисл емой функции устройства , вход запуска которого соединен с одноименным входом блока управлени , четвертый и п тый выходы которого соответственно соединены с входами стробировани  занесени  и выборки аргумента, регистра аргумента, шестой и седьмой выходы блока управле- ни  соединены соответственно с входами младших разр дов адреса второго блока пам ти констант аппроксимации, восьмой выход блока управлени  соединен с входом стробировани  сборки регистра константа, дев тый и дес - тьй выходы блока управлени  соединены с входами соответственно стробиро- вани  умножени  и разрешени  выборки умножителей старшего, среднего, младшего байтов, одиннадцатый выход блока управлени  соединен с синхронизирующими входами регистров с первого по седьмой блока выходных регистров , двенадцатый выход блока управле ни  соединен с входом стробировани  выборки седьмого регистра блока выходных регистров.