SE525949C2 - Kiselkarbidtransistor med ökad bärarrörlighet - Google Patents

Kiselkarbidtransistor med ökad bärarrörlighet

Info

Publication number
SE525949C2
SE525949C2 SE0303259A SE0303259A SE525949C2 SE 525949 C2 SE525949 C2 SE 525949C2 SE 0303259 A SE0303259 A SE 0303259A SE 0303259 A SE0303259 A SE 0303259A SE 525949 C2 SE525949 C2 SE 525949C2
Authority
SE
Sweden
Prior art keywords
silicon carbide
semiconductor device
carbide semiconductor
length
intersecting
Prior art date
Application number
SE0303259A
Other languages
English (en)
Other versions
SE0303259D0 (sv
SE0303259L (sv
Inventor
Yoshiyuki Hisada
Eiichi Okuno
Yoshihito Mitsuoka
Shinji Amano
Takeshi Endo
Shinichi Mukainakano
Ayahiko Ichimiya
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of SE0303259D0 publication Critical patent/SE0303259D0/sv
Publication of SE0303259L publication Critical patent/SE0303259L/sv
Publication of SE525949C2 publication Critical patent/SE525949C2/sv

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10P95/906—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

30 35 LT! h) (Il \O m -'*-= \O Företrädesvis är kanalen konstruerad på så sätt att rörelseriktningen hos bärarna i kanalen är parallell med skärningslinjen mellan (0001) Si-ytan och den yta som skär (0001) Si-ytan vid 10° - 16°. Denna struktur tillhandahållerjämn bärrarrörlighet.
Följande ekvationer satisfieras med avseende på den yta som skär (0001) Si-ytan vid 10° - 16°, då steghöjden betecknas ”Hs", terrasslängden betecknas "Lt", längden på SiC- enhetscellen i [11-20] - riktningen betecknas "La”, längden på SiC-enhetscellen i [0001] - riktningen betecknas "Lb". och "n" betecknar ett positivt heltal: Lt = 3 * n * La Hs = n * Lb och även följande ekvation satisfieras som förhållandet mellan steget och ett stegs terrass: Lt:Hs = 3*La:Lb Det är föredraget att SiC-substratets primäryta väljs så att ett diffraktionsmönster uppstår i riktningen 10° - 16° från (0001) Si-ytan i ett RHEED-mönster på ytan. Speciflkt bör en fälteffekt-MOS-transistor som formats genom användning av ett sådant substrat ha ett diffraktionsmönster som uppstår i riktningen 10° - 16° från (0001) Si-ytan då SiC-substratets primäryta med klungningssteget observeras genom högenergireflektionselektrondiffraktion (RHEED).
Företrädesvis är den yta som skär (0001) Si-ytan vid 10° - 16° en (11-2a) yta, där 45 s a s 74. l denna beskrivning bör, då ytan på enkelkristallkiselkarbid avses, detta uttryckas genom placering av ett streck ”-” ovanför numret såsom visas i figurerna (t.ex. figur 8). Dock kan strecket, i stället för att placeras ovanför numret, i stället placeras framför numret, beroende på den begränsning som påläggs uttryckssättet i beskrivningen.
KORT BESKRIVNING AV RITNINGARNA Ovan nämnda och andra syften, särdrag och fördelar med föreliggande uppfinning kommer att bli mer uppenbara genom följande detaljerade beskrivning med hänvisning till de bifogade ritningarna. l ritningarna visar: Figur 1 en vy i perspektiv av en klselkarbidhalvledaranordning enligt en första föredragen utföringsform; Figur 2 en longitudinell sektionsvy av kiselkarbidhalvledaranordningen; Figurerna 3A - 3C longitudinella sektionsvyer av en tillverkningsprocess för kiselkarbidhalvledaranordningen; Figurerna 4A - 4C longitudinella sektionsvyer av en tillverkningsprocess för kiselkarbidhalvledaranordningen; F igurerna 5A - 5C tvärsnittsvyer av substratytans struktur; KI\Patent\110-\1 10109000se\1101OQOOOSE-översättningdoc 10 15 20 25 30 35 (_ Pi p; G1 xO -fn \D Figur 6 en vy i perspektiv av en kiselkarbidhalvledaranordning enligt en andra föredragen utföringsform; Figurerna 7A - 7D longitudinella sektionsvyer av en tillverkningsprocess; Figur 8 en tvärsnittsvy av substratytans struktur; Figur 9 en tvärsnittsvy av substratytans struktur; Figur 10 en tvärsnittsvy av substratytans struktur; Figur 11 en tvärsnittsvy av substratytans struktur; Figurerna 12A - 12B tvärsnittsvyer av substratytans struktur; Figurerna 13A - 13B tvärsnittsvyer av substratytans struktur; Figur 14 ett observationsdiagram för substratytan genom högenergireflektions- elektrondiffraktion (RHEED); Figur 15 ett diagram över ett mätresultat avseende förhållandet mellan densiteten vid gränsytan och vinkeln till (0001) Si-ytan; Figur 16 en tvärsnittsvy av substratytans struktur; Figur 17 en tvärsnittsvy av substratytans struktur; Figur 18 en tvärsnittsvy av en' kiselkarbidhalvledaranordning enligt en tredje föredragen utföringsform; och Figur 19 en tvärsnittsvy av en kiselkarbidhalvledaranordning enligt en fjärde föredragen utföringsform.
DETALJERAD BESKRIVNING AV FÖREDRAGNA UTFÖRINGSFORMER (En första utföringsform) Figur 1 är en vy i perspektiv vilken visar en kiselkarbidhalvledaranordning enligt en första föredragen utföringsform, och figur 2 är en longitudinell sektionsvy vilken visar kiselkarbidhalvledaranordningen.
Ett SiC-substrat 1 av p-typ formas av 4H-, 6H-, 3C- eller 15R-kristall. Primärytan på SiC-substratet 1 av p-typ skär en (0001) Si-yta vid en vinkel av 10° - 16°, Ett nïsourceområde 2 och ett nïdrainområde 3 formas i ytlagerområdet på primärytan på SiC-substratet 1 av p-typ på så sätt att de separeras från varandra. En gate- elektrod 5 formas i en gate-oxidfilm (gate-isolerande film i bredast tänkbara mening) 4 på primärytan på SiC-substratet 1 av p-typ.
Såsom beskrivs ovan är halvledaranordningen enligt denna utföringsfonn en planar MOSFET av n-kanaltyp, och gränsytan mellan gate-oxidfilmen 4 och kanaldelen formas av en yta som skär (0001) Si-ytan vid en vinkel av 10° - 16°, varvid hög bärarrörlighet åstadkoms.
Ett förfarande för tillverkning av en kiselkarbidhalvledaranordning (MOSFET) beskrivs nedan med hänvisning till figurerna 3A - 3C och 4.
K:\Patent\1 10-\1 10109000se\1 101 OQOOOSE-översåttningdoc 10 15 20 25 'so 35 (fl i* 3 (fi \,O \O Såsom visas i figur 3A framställs ett SiC-substrat 1 av p-typ vars primäryta är en yta som skär (0001) Si-ytan vid en vinkel av 10° - 16°. Specifikt skärs (poleras/slipas) ett SiC- substrat med en Iutningsvinkel av 0° eller 8° ut för att åstadkomma det SiC-substrat 1 av p- typ vars primäryta motsvarar en yta som skär (0001) Si-ytan vid 10° - 16°. Vidare är, såsom visas i figur 3B, en mask 10 anordnad på SiC-substratet 1 av p-typ, och SiC-substratet 1 av p-typ utsätts sedan för jonimplantation av kväve för formande av ett nïsourceområde 2 och ett nïdrainområde 3.
Därefter avlägsnas masken 10, och gate-oxidfiim 4 formas på den övre ytan av SiC- substratet 1 av p-typ genom termisk oxidering från det tillstånd som visas i figur 3C till det tillstånd som visas i figur 4A. Vidare avlägsnas, såsom visas i figur 4B, en icke önskvärd dei från gate-oxidfiimen 4 genom en maskningsteknik och en etsningsteknik, och en gate- elektrod 5 formas sedan såsom visas i figur 4C. i Kiselkarbidhalvledaranordningen (MOSFET) färdigställs på det sätt som beskrivs ovan. Vid denna tillverkningsprocess formas SiC-substratet av p-typ av 4H-, 6H-, 3C- eller 15R-kristall, och dess primäryta motsvarar en yta som skär (0001) Si-ytan vid 10° - 16°.
Specifikt motsvarar substratets yta, innan' den gate-oxidering som visas i figur 3C har formats, den yta som skär (0001) Si-ytan vid 10° -16°.
Såsom beskrivs konstrueras, i denna utföringsform, gränsytan mellan fälteffekts- transistorns gate-oxidfiim 4 och kanaldelen av den yta som skär (0001) Si-ytan vid 10° - 16°.
Denna konstruktion kan minska densiteten vid gränsytan och öka kanalens bärarrörlighet jämfört med det fall då ett SiC-substrat med lutningsvinkeln 0° eller 8° används direkt. Som ett resultat av detta har kiselkarbidhalvledaranordningen enligt denna utföringsform utmärkt användbarhet avseende gränsytan mellan SiC och den gate-isolerande filmen.
Med avseende på SiC-substratet 1 avser beskrivningen ovan ett SiC-substrat 1 vars primäryta motsvarar en yta F1 vilken skär (0001) Si-ytan vid 10° - 16°, såsom visas i figur 5A. Dock är, såsom visas i figur SB, den yta F1 som skär (0001) Si-ytan vid 10° - 16° inte den enda ytan på SiC-substratet 1. En annan yta F2 (exempelvis en (0001) Si-yta) kvarstår också. Primärytan kan konstrueras av dessa ytor F1, F2. Allmänt krävs endast att ett SiC- substrat vilket som primäryta har en yta som skär åtminstone (0001) Si-ytan vid 10° - 16° formas, och att dess primäryta är en kanalyta för en fälteffekt-MOS-transistor. Med denna konstruktion kan densiteten vid gränsytan minskas, och kanalrörligheten ökas.
Den yta som skär (0001) Si-ytan vid 10° -16° är en (11-2a) yta, där 45 s a s 74.
(En andra utföringsform) En andra utföringsform beskrivs nedan. Figur 6 är en vy i perspektiv vilken visar en kiselkarbidhalvledaranordning enligt denna utföringsform.
Ett SiC-substrat 11 av p-typ formas av 4H-, 6H-, 3C- eller 15R-kristal|. Primärytan på detta SiC-substrat 11 av p-typ är formad av två ytor, där den ena är en (0001) Si-yta K:\Patent\1 10-\1 10109000se\1101OQOOOSE-översättningdoc 10 15 20 25 30 35 betecknad F11, och den andra är en yta betecknad F12 vilken skär (0001) Si-ytan vid en vinkel av 10° - 16°. Denna yta tillhandahålls genom stegklungning genom uppvärmning vid ultrahögt vakuum.
Ett nïsourceområde 12 och ett nïdrainomràde 13 formas i ytlagerdelen vid primärytan på SiC-substratet 11 av p-typ på så sätt att de separeras från varandra. En gate- elektrod 15 formas i en gate-oxidfilm (gate-isolerad film i bredast tänkbara mening) 14 på primärytan på SiC-substratet 11 av p-typ.
Liksom kanalstrukturen väljs bärarnas rörelseriktning till att vara parallell med tvärlinjen CL mellan (0001) Si-ytan och den yta som skär (0001) Si-ytan vid 10° - 16°, varvid bärarnas rörelseriktning och klungningsstegen kan göras parallella med varandra.
Tillverkningsprocessen enligt den andra utföringsformen är väsentligen identisk med tillverkningsprocessen enligt den första utföringsformningen, men skiljer sig dock från den första "utföringsformen genom att ytan innan gate-oxidfilmen formas innefattar två ytor.
Specifikt innefattar ytan (0001) Si-ytan och den yta som skär (0001) Si-ytan vid en vinkel av 10° - 16°.
En sådan yta åstadkoms exempelvis genom uppvärmning av (0001) Si-ytan vid ultrahögt vakuum. Specifikt används i den första utföringsformen ett substrat vars primäryta är den yta som skär (0001) Si-ytan vid 10° - 16°. Enligt den andra utföringsformen används i stället först ett godtyckligt SiC-substrat vars yta har en lutning gentemot (0001) Si-ytan.
Specifikt kan ett substrat med en lutningsvinkel på 8° användas. Detta substrat utsätts för en värmebehandling för att skapa stegklungning vid en plats som fungerar som ett ytkanalslager (d.v.s. på ytan), varvid en yta som skär (0001) Si-ytan vid 10° - 16° tillhandahålls.
Ett förfarande för formande av stegklungningen på den plats som fungerar som ytkanalsområde (ytan) beskrivs i detalj nedan. l figur 7A visas ett SiC-substrat 11 vars primäryta har godtycklig vinkel gentemot (0001) Si-ytan (d.v.s. primärytan hos SiC-substratet skär (0001) Si-ytan vid godtycklig vinkel). Företrädesvis har SiC-substratet 11 en lutningsvinkel på 8°. Därefter formas SiOz- depositionsfilm 20 på ytan av substratet 11. SiOz-depositionsfilmen 20 avlägsnas såsom visas i figur 7B. Efter detta tvättas ytan påSiC-substratet 11.
Såsom visas i figur 7C formas vidare ett Si-lager 21 med en tjocklek av omkring 5m på ytan av SiC-substratet 11 genom deponering eller liknande. Efter detta upphettas insidan av en kammare med ultrahögt vakuum så att SiC-substratet hålls i ett konstant temperaturintervall av 500°C till 1100°C (varvid SiC-substratets temperatur ökas). Vid denna tidpunkt är det fördelaktigt att öka temperaturen till 1050°C. Genom ökning av temperaturen såsom beskrivs ovan skapas stegklungning på ytan av substratet, såsom visas i figur 7D.
Specifikt har, såsom visas i figur 8, vilken är en förstoring av substratytan (en plats betecknad A1) i figur 7C, det substrat som har en lutningsvinkel på 8° en ytstruktur såsom K:\Patent\1 10-\1 10109000se\1 10109000SE-översåttning.doc 10 15 20 25 30 35 (fi F.) -.5 94-9 6 visas i figur 9. Genom ökning av temperaturen från detta tillstånd formas stegklungningen såsom visas i figur 10, vilken är en förstoring av substratytan (en plats betecknad A2) i figur 7D, och således tillhandahålls den ytstruktur som beskrivs i figur 11. På detta sätt formas en c-yta, och specifikt skapas stegklungning som satisfierar tan'1(b/a) = 10° - 16° avseende (0001) Si-ytan. Mer specifikt lutar klungningens nya yta mot c-ytan med 10° - 16°. l detta fall väljs arean på (0001) Si-ytan och arean på den yta som skär (0001) Si- ytan vid 10° - 16° såsom följer. Företrädesvis är arean på den yta som skär (0001) Si-ytan vid 10° - 16° större än arean på (0001) Si-ytan, såsom visas i figur 12B, jämfört med det fall där arean på den yta som skär (0001) Si-ytan vid 10° - 16° är mindre än arean på (0001) Si- ytan, såsom visas i figur 12A. Företrädesvis är arean på (0001) Si-ytan, betecknad F11, mindre än arean på den yta som skär (0001) Si-ytan, betecknad F12, i figur 6.
Bärarna tenderar att dispergera på grund av ojämnheter i kanalytan. Det är därför föredraget att antalet ojämna delar per längdenhet är mindre, såsom visas i figur 13B, jämfört med det fall där det är större, såsom visas i figur 13A. Specifikt är det såsom visas i figur 6 mer föredraget att bredden W1 på den yta som skär (0001) Si-ytan vid 10° - 16° väljs till 5nm eller mer.
Si-lagret 21 formas på substratytan innan temperaturökningen, såsom visas i figur 7C. Om temperaturen skulle ökas innan Si-lagret 21 formats skulle substratytan utsättas för kol även om temperaturen skulle ökas under ett ultrahögt vakuum. Utöver ett förfarande för formande av Si på ytan ökas Si-ångtrycket i närheten av en provyta genom Si-flöde och liknande.
Denna utföringsforms MOS-struktur kan tillhandahållas genom SiC-substratet 11 och applicering av den tillverkningsprocess som beskrivs ovan avseende figurerna 3 och 4. Ökningen av temperaturen i kammaren med ultrahögt vakuum kan utföras på ett sådant sätt att stegklungning av 10° - 16° skapas medan temperatursteg på två eller mer kombineras, varvid en ytformationshastighet styrs. Exempelvis kan temperaturerna väljas till 1050°C och 950°C.
Figur 14 är ett observationsdiagram genom högenergireflektionselektrondiffraktion (RHEED) av ytan på SiC-substratet med en lutningsvinkel på 8°, varvid ytan har den stegklungning som innefattar (0001) Si-ytan och den yta som skär (0001) Si-ytan vid 10° - 16°.
De svarta punkterna i figur 14 motsvarar fläckar orsakade av primitiv gitterreflektion av SiC. För ett SiC-substrat vilket inte har någon lutningsvinkel, och vars primäryta är en (0001) Si-yta, är de fläckar som orsakas av den primitiva gitterreflektionen hos SiC symmetriska i förhållande till den vertikala linjen L1 gentemot den skuggkant som passerar en reflektionsfläck. l figuren i figur 14 lutar en rak linje L2, vilken förbinder reflektionsfläcken med den direkta fläcken (00), i förhållande till den vertikala linjen L1 med omkring 8°, Detta K:\Patent\1 10-\1 10109000se\1 10109000SE-översättning.doc 10 15 20 25 30 35 innebär att ett substrat som har en lutningsvinkel på 8° används. Vid denna tidpunkt uppträder ett diffraktionsmönster P1. Diffraktionsmönstret P1 är linjärt och utsträcker sig i en riktning som lutar i förhållande tili den raka linjen L2 med 10° - 16°. Uppträdandet av diffraktionsmönstret P1 innebär att det finns en yta vilken skär (0001) Si-ytan vid 10° - 16°. I vissa fall uppträder diffraktionsmönstret P1 i form av ”prickar". Då den yta som skär (0001) Si-ytan vid 10° - 16° är formad av ett antal steg (smala terrasser) uppträder mönstret i form av en strimma (rak linje).
Diffraktionsmönstret P1 uppträder, såsom beskrivs ovan avseende primärytan på SiC-substratet, i den riktning som lutar gentemot (0001) Si-ytan med 10° - 16° i ytans RHEED-mönster. Det är föredraget att forma en fälteffekt-MOS-transistor genom användning av ett substrat för vilket diffraktionsmönstret P1 uppträder i den riktning som lutar gentemot (0001) Si-ytan med 10° - 16° då primärytan hos SiC-substratet med stegklungningen observeras av högenergireflektionselektrondiffraktionen (RHEED).
Det diffraktionsmönster som uppstår i den riktning som lutar gentemot (0001 ) Si- ytan med 10° - 16° kan konfirmeras genom röntgendiffraktion. Specifikt definieras primärytan på SiC-substratet på så sätt att ett diffraktionsmönster uppträder i den riktning som lutar gentemot (0001) Si-ytan med 10° - 16° i RHEED-mönstret eller röntgendiffraktionsmönstret för ytan.
Figur 15 visar ett mätresultat för förhållandet mellan densiteten vid gränsytan och vinkeln till (0001) Si-ytan.
Densiteten vid gränsytan Nit i figur 15 fastställs såsom följer. Ett SiC-substrat med två ytor, där den ena är en (0001) Si-yta och den andra är en yta som lutar gentemot (0001) Si-ytan med någon vinkel, och en MOS-diod, vilken är formad på substratet för att uppskatta densiteten vid gränsytan, används. Här innebär densiteten vid gränsytan Nit en densitet vid gränsytan per areaenhet, och är ett index för gränsytekvalitet vilket åstadkoms genom integration av Dit (densiteten vid gränsytan per areaenhet och energienhet) i förhållande till energi. Genom figur 15 är det uppenbart att densiteten vid gränsytan Nit skulle väljas till det lägsta värdet om lutnings- (skärnings-) vinkeln mot (0001) Si-ytan ligger i intervallet 10° - 16°.
I den ytstruktur på SiC-substratet som visas i figur 16 är det föredraget att steghöjden och terrasslängden på den yta som skär (0001) Si-ytan vid 10° - 16° väljs enligt nedan såsom visas i figur 17. Steghöjden väljs till ett heltalsvärde multiplicerat med längden (=0.252nm) på en SiC-enhetscell i [0001] - riktningen, terrasslängden väljs till ett heltalsvärde multiplicerat med tre gånger längden (=0.309nm) på SiC-enhetscellen i [11-20] - riktningen, och terrasslängden och steghöjden har ett konstant förhållande. Specifikt väljs i figur 17 steghöjden till 0.252nm och terrasslängden till O.309nm x 3, eller steghöjden till 0.252nm x 2 och terrasslängden till O.309nm x 6. Följande ekvationer satisfieras med K:\Patent\1 10-\1 10109000se\110109000SE-översättning.doc 10 15 20 25 30 35 949 8 (fi r . (ri avseende på den yta som skär (0001) Si-ytan vid 10° - 16°, då steghöjden betecknas Hs, terrasslängden betecknas Lt, längden på SiC-enhetscellen i [11-20] - riktningen betecknas La, längden på SiC-enhetscellen i [0001] - riktningen betecknas Lb, och n betecknar ett positivt heltal: Lt = 3 * n * La Hs = n * Lb l förhållandet mellan steget och ett stegs terrass är: Lt:Hs = 3*La:Lb Den yta som skär (0001) Si-ytan vid 10° - 16° är en (11-2a) yta, där 45 s a s 74.
Såsom beskrivs ovan formas, i kiselkarbidhalvledaranordningen enligt denna utföringsform, det SiC-substrat som har en primäryta innefattande åtminstone två ytor, (0001) Si-ytan och den yta som skär (0001) Si-ytan vid 10° - 16°, och primärytan på SiC- substråtet motsvarar kanalytan på fälteffekt-MOS-transistorn. Allmänt dispergerar bärare på grund av ojämnheter i kanalytan, och således begränsas deras rörlighet. Dock kan rörligheten ökas markant då substratytan, innan formandet av gate-oxidfilmen på ytan, formas av två ytor, specifikt (0001) Si-ytan och den yta som skär (0001) Si-ytan vid 10° - 16° som i denna utföringsform, jämfört med det fall då ett SiC-substrat med en lutningsvinkel på O° eller 8° används direkt. Såsom beskrivs ovan kan bärarrörligheten i kanalen ökas genom minskning av densiteten vid gränsytan. Som ett resultat av detta har en halvledaranordning tillverkad enligt denna utföringsform utmärkt användbarhet avseende gränsytan mellan SiC och den gate-isolerande filmen, speciellt då den yta som skär (0001) Si-ytan vid 10° - 16° används.
Vidare är, i kanalstrukturen, bärarnas rörelseriktning parallell med tvärlinjen CL mellan (0001) Si-ytan och den yta som skär (0001) Si-ytan vid 10° - 16°, såsom visas i figur 6, så att bärarnas rörelseriktning och stegklungningen kan arrangeras parallellt. Bärarna kan därför röra sig jämnare.
Specifikt konstrueras kanalen på så sätt att den vertikala riktningen hos substratets lutningsriktning, vilken indikerar lutningsriktningen hos SiC-substratets kristallaxel, blir bärarnas rörelseriktning, varvid stegen hos den stegklungning som formas i den riktning som är vinkelrät mot lutningsriktningen blir parallella med rörelseriktningen hos bärarna i kanalen.
Rörelseríktningen hos bärarna i fälteffektstransistorns kanal korsar därför inte klungnings- stegen, och bärarrörligheten kan således ökas och kanalresistansen minskas.
(En tredje utföringsform) Skillnaden mellan en tredje utföringsform och de första och andra utföringsformerna beskrivs nedan.
Figur 18 är en longitudinell sektionsvy vilken visar en kiselkarbidhalvledaranordning enligt en tredje utföringsform. Kiselkarbidhalvledaranordningen enligt denna utföringsform är K:\Patent\110-\1 10109000se\1 10109000SE-översättning.doc 10 15 20 25 30 35 (fl i~ _; 949 Uï en MOS-transistor av ackumulationstyp med ett lager med låg koncentration 50 i ett kanalområde, jämfört med MOS-transistorn av inversionstyp enligt figur 2.
Denna halvledaranordning kan tillverkas genom en allmän MOS-tillverkningsprocess även om tillverkningsförfarandet inte illustreras. Liksom för den första utföringsformen konstrueras halvledaranordningen på så sätt att gränsytan mellan gate-oxidfilmen 4 och kanaldelen formas av den yta som skär (0001) Si-ytan vid 10° - 16°. Alternativt kan den konstrueras på så sätt att ytan på substratet, innan formandet av gate-oxidfilmen 4, formas av två ytor, vilka är (0001) Si-ytan och den yta som skär (0001) Si-ytan vid 10° - 16°, såsom i den andra utföringsformen.
(En fjärde utföringsform) Nedan skall skillnaden mellan en fjärde utföringsform och de första och andra utföringsformerna beskrivas. _ Figur 19 är en longitudinell sektionsvy vilken visar en kiselkarbidhalvledaranordning enligt en fjärde utföringsform. Halvledaranordningen enligt denna utföringsform är en vertikal MOS. Specifikt formas ett nlområde 61 på ett n* SiC-substrat 60 genom epitaxiell odling. Ett plområde 62 formas vid ytområdet på primärytan (den övre ytan på nlområdet 61) på substratet, ett nïsourceomràde 63 formas i ytlagerdelen av plområdet 62, och ett lager 64 med låg koncentration formas i kanalområdet på ytlagerdelen av nlområdet 61. En gate- elektrod 66 formas i en gate-oxidfilm (gate-isolerande film i bredast tänkbara mening) på lagret med låg koncentration 64. En source-elektrod 68 formas i isolerande film 67 på gate- elektroden 66, och source-elektroden 68 kommer i kontakt med nïsourceområdet 63 och p'- området 62. En drain-elektrod 69 formas på den nedre ytan (baksidan) på n* SiC-substratet 60.
Liksom för den första utföringsformen är halvledaranordningen konstruerad på så sätt att gränsytan mellan gate-oxidfilmen 65 och kanaldelen formas av en yta som skär (0001) Si-ytan vid 10° - 16°. Alternativt kan den konstrueras på så sätt att ytan på substratet, innan formandet av gate-oxidfilmen 65, formas av två ytor, vilka är (0001) Si-ytan och den yta som skär (0001) Si-ytan vid 10° - 16°, såsom i den andra utföringsformen.
De utföringsformer som beskrivs ovan kan mäta den yta som skär (0001) Si-ytan vid 10° - 16° genom det förfarande för analysering av diffraktionsmönster som åstadkoms av RHEED. Dock är föreliggande uppfinning inte begränsad till detta förfarande. Exempelvis kan ett förfarande för mätning av den yta som skär (0001) Si-ytan vid 10° - 16° baseras på sektions-TEM-mikrografier (TEM = transmissionselektronmikroskop), en profil av AFM (atomkraftsmikroskop) eller liknande.
Beskrivningen av uppfinningen är endast exemplifierande till sin natur, och varianter vilka inte avviker från uppfinningstanken avses således ligga inom uppfinningens omfång.
Sådana varianter skall inte anses avvika från uppfinningstanken eller uppfinningens omfång.
K:\Patent\1 10-\1 10109000se\1 10109000SE-översättning.doc

Claims (10)

u: _.. ._ 10 15 20 25 30 Y nfls-H' “a MD O.) 01 525 949 10 Patentkrav
1. Kiselkarbidhalvledaranordning innefattande ett SiC-substrat (1) vilket som primäryta har en yta som skär åtminstone en (0001) Si-yta vid en vinkel av 10° - 16°, varvid primärytan är en kanalyta hos en fälteffekt-MOS-transistor.
2. Kiselkarbidhalvledaranordning innefattande ett SiC-substrat (1) vilket har en primäryta innefattande åtminstone en (0001) Si-yta och en yta som skär (0001) Si-ytan vid omkring 10° - 16°, varvid primärytan är en kanalyta hos en fälteffekt-MOS-transistor.
3. Kiselkarbidhalvledaranordnlng enligt krav 2, där arean på den yta som skär (0001) Si-ytan vid 10° - 16° är större än arean på (0001) Si-ytan.
4. Kiselkarbidhalvledaranordning enligt något av kraven 2 eller 3, där längden på den yta som skär (0001) Si-ytan vid 10° - 16° är omkring 5 nm eller större.
5. Kiselkarbidhalvledaranordning enligt något av kraven 2 - 4, där kanalytan är konstruerad på så sätt att rörelseriktningen hos bärarna i kanalen är parallell med en skärning mellan (0001) Si-ytan och den yta som skär (0001) Si-ytan vid omkring 10° - 16°.
6. Kiselkarbidhalvledaranordning' enligt något av kraven 2 - 5, där följande ekvationer satisfieras med avseende på den yta som skär (0001) Si-ytan vid 10° - 16°, då en steghöjd för den yta som skär (0001) Si-ytan vid 10° - 16° betecknas ”Hs”, en terrasslängd för den yta som skär (0001) Si-ytan vid 10° - 16° betecknas "Lt", en längd på en SiC- enhetscell i [11-20] - riktningen betecknas ”La”, en längd på SiC-enhetscellen i [0001] - riktningen betecknas “Lb", och ”n” betecknar ett positivt heltal: Lt 3*n*La Hs= n*Lb och även följande ekvation satisfieras som förhållandet mellan steghöjden och terrasslängden för ett steg: Lt:Hs = 3*La:Lb
7. Kiselkarbidhalvledaranordning enligt något av kraven 1 - 6, där SiC-substratets (1) primäryta väljs så att ett diffraktionsmönster uppstår i riktningen 10° - 16° från (0001) Si- ytan i ett RHEED-mönster på ytan.
8. Kiselkarbidhalvledaranordning enligt något av kraven 1 - 7, där den yta som skär (0001) Si-ytan vid omkring 10° - 16° är en (11-2a) yta, där 45 s a s 74. K:\Patent\1 10-\1 10109000se\1 101 OQOOOSE-översättningdoc (FI PJ 01 :t v.) .in \O
9. Kiselkarbidhalvledaranordning enligt något av kraven 2 - 5, där en steghöjd för den yta som skär (0001) Si-ytan vid 10° - 16° är proportionell mot en längd på en SiC- enhetscell i en [0001] - riktning genom ett första heltalsvärde, och en terrasslängd för den yta som skär (0001) Si-ytan vid 10° - 16° är proportionell mot en längd på en SiC-enhetsoell i en [11-20] - riktning genom ett andra heltalsvärde.
10. Kiselkarbidhalvledaranordning enligt krav 9, där förhållandet mellan steghöjden och terrasslängden uppskattningsvis är proportionellt mot förhållandet mellan längden på SiC-enhetscellen i [11-20] - riktningen och längden på SiC-enhetscellen i [0001] - riktningen. K:\Patent\1 10-\1 10109000se\1 10109000SE-översättning.doc
SE0303259A 2002-12-25 2003-12-04 Kiselkarbidtransistor med ökad bärarrörlighet SE525949C2 (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002375266A JP4360085B2 (ja) 2002-12-25 2002-12-25 炭化珪素半導体装置

Publications (3)

Publication Number Publication Date
SE0303259D0 SE0303259D0 (sv) 2003-12-04
SE0303259L SE0303259L (sv) 2004-06-26
SE525949C2 true SE525949C2 (sv) 2005-05-31

Family

ID=29728576

Family Applications (1)

Application Number Title Priority Date Filing Date
SE0303259A SE525949C2 (sv) 2002-12-25 2003-12-04 Kiselkarbidtransistor med ökad bärarrörlighet

Country Status (4)

Country Link
US (1) US7045879B2 (sv)
JP (1) JP4360085B2 (sv)
DE (1) DE10361256B4 (sv)
SE (1) SE525949C2 (sv)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000386A (ko) * 2003-11-25 2007-01-02 마츠시타 덴끼 산교 가부시키가이샤 반도체소자
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
JP2011181949A (ja) * 2005-05-09 2011-09-15 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CA2669581A1 (en) * 2006-11-21 2009-05-29 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing the same
WO2008126541A1 (ja) * 2007-04-05 2008-10-23 Sumitomo Electric Industries, Ltd. 半導体装置およびその製造方法
JP5307381B2 (ja) * 2007-11-12 2013-10-02 Ｈｏｙａ株式会社 半導体素子ならびに半導体素子製造法
JP5332216B2 (ja) * 2008-02-04 2013-11-06 住友電気工業株式会社 半導体装置およびその製造方法
JP5432488B2 (ja) * 2008-09-02 2014-03-05 関西電力株式会社 バイポーラ型半導体装置
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
EP2610912A4 (en) * 2010-08-27 2014-10-22 Nat Univ Corp Nara Inst SIC SEMICONDUCTOR ELEMENT
JP2014154667A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 半導体装置
JP5884804B2 (ja) * 2013-09-26 2016-03-15 株式会社デンソー 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP6173493B2 (ja) * 2014-10-03 2017-08-02 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
JP2016052994A (ja) * 2015-11-13 2016-04-14 株式会社デンソー 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
CN114530506B (zh) * 2021-11-02 2023-03-17 浙江芯科半导体有限公司 用于SiC基场效应晶体管的栅介质薄膜晶体管及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19712561C1 (de) * 1997-03-25 1998-04-30 Siemens Ag SiC-Halbleiteranordnung mit hoher Kanalbeweglichkeit
WO1999048153A1 (en) * 1998-03-19 1999-09-23 Hitachi, Ltd. Silicon carbide semiconductor switching device
JP2000294777A (ja) * 1999-04-08 2000-10-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6504176B2 (en) * 2000-04-06 2003-01-07 Matshushita Electric Industrial Co., Ltd. Field effect transistor and method of manufacturing the same
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same

Also Published As

Publication number Publication date
JP4360085B2 (ja) 2009-11-11
SE0303259D0 (sv) 2003-12-04
US20040159841A1 (en) 2004-08-19
DE10361256A1 (de) 2004-07-08
SE0303259L (sv) 2004-06-26
DE10361256B4 (de) 2017-03-23
US7045879B2 (en) 2006-05-16
JP2004207511A (ja) 2004-07-22

Similar Documents

Publication Publication Date Title
SE525949C2 (sv) Kiselkarbidtransistor med ökad bärarrörlighet
JP5522035B2 (ja) 半導体装置
US9536967B2 (en) Recessed ohmic contacts in a III-N device
US7241694B2 (en) Method for manufacturing semiconductor device having trench in silicon carbide semiconductor substrate
JP4921694B2 (ja) デルタドープされた炭化シリコン金属半導体電界効果トランジスタ、およびデルタドープされた炭化シリコン金属半導体電界効果トランジスタの製造方法
JP4935741B2 (ja) 炭化珪素半導体装置の製造方法
JP5577478B1 (ja) 半導体装置
WO2012132509A1 (ja) Ｉｇｂｔ
JP6743905B2 (ja) 炭化珪素半導体ウエハ、炭化珪素半導体チップ、および炭化珪素半導体装置の製造方法
KR20140001947A (ko) 반도체 장치
KR20140020976A (ko) 탄화규소 반도체 장치 및 그 제조 방법
JP4532853B2 (ja) 半導体装置
CN102544116A (zh) 基于氮化物的半导体器件及其制造方法
JP7622270B2 (ja) 半導体装置及びその製造方法
JP2008108824A (ja) 炭化珪素半導体素子およびその製造方法
JP2006216918A (ja) 半導体素子の製造方法
CN108335965A (zh) SiC-MOSFET及其制造方法
CN100593243C (zh) Mosfet以及mosfet的制造方法
US20170271157A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
TWI588944B (zh) 具有漂移區的高壓無接面場效元件及其製造方法
US9502552B2 (en) Silicon carbide semiconductor device
CN113851381A (zh) 用于iii-v族半导体器件中蚀刻深度控制的方法和系统
CN101218681B (zh) 半导体装置的制造方法
US20250048664A1 (en) Method of controlling channel length of sic mosfet
Tsutsui Ohmic contacts for AlGaN/GaN HEMTs with artificially introduced uneven structures at metal/AlGaN interfaces

Legal Events

Date Code Title Description
NUG Patent has lapsed