JP2004207511A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2004207511A
JP2004207511A JP2002375266A JP2002375266A JP2004207511A JP 2004207511 A JP2004207511 A JP 2004207511A JP 2002375266 A JP2002375266 A JP 2002375266A JP 2002375266 A JP2002375266 A JP 2002375266A JP 2004207511 A JP2004207511 A JP 2004207511A
Authority
JP
Japan
Prior art keywords
plane
semiconductor device
respect
silicon carbide
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002375266A
Other languages
English (en)
Other versions
JP4360085B2 (ja
Inventor
Yoshiyuki Hisada
祥之 久田
Hidekazu Okuno
英一 奥野
Yoshihito Mitsuoka
義仁 光岡
Shinji Amano
伸治 天野
Takeshi Endo
剛 遠藤
Shinichi Konakano
信一 向中野
Takehiko Ichinomiya
彪彦 一宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002375266A priority Critical patent/JP4360085B2/ja
Priority to SE0303259A priority patent/SE525949C2/sv
Priority to US10/744,071 priority patent/US7045879B2/en
Priority to DE10361256.4A priority patent/DE10361256B4/de
Publication of JP2004207511A publication Critical patent/JP2004207511A/ja
Application granted granted Critical
Publication of JP4360085B2 publication Critical patent/JP4360085B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ＳｉＣとゲート絶縁膜との界面に関して実用性に優れた炭化珪素半導体装置を提供する。
【解決手段】ｐ型ＳｉＣ基板１の主表面は（０００１）Ｓｉ面に対して１０〜１６°を成す面となっている。ｐ型ＳｉＣ基板１の主表面での表層部にはｎ+ソース領域２とｎ+ドレイン領域３が離間して形成されている。ｐ型ＳｉＣ基板１の主表面の上にはゲート酸化膜４を介してゲート電極５が形成されている。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素半導体材料を用いた炭化珪素半導体装置に関するものである。
【０００２】
【従来の技術】
ＳｉＣ基板の表面にチャネルが形成される構造のＭＯＳＦＥＴ等の電界効果型トランジスタにおいて、特許文献１には、素子に高いキャリア移動度と優れた素子特性を持たせるための技術が示されている。この技術は、基板の高温アニール時に生じるバンチングステップの間の平坦な部分をＭＯＳＦＥＴ等の電界効果型トランジスタのチャネル部分に利用するとともにチャネルのキャリアの移動方向がバンチングステップを横切らないようなチャネルの方向を持つ構造としている。
【０００３】
しかしながら、ＳｉＣとゲート絶縁膜との界面に関して実用化のための詳細な開示がなされていない。
【０００４】
【特許文献１】
特開２０００−２９４７７７号公報
【０００５】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、ＳｉＣとゲート絶縁膜との界面に関して実用性に優れた炭化珪素半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載の炭化珪素半導体装置は、少なくとも（０００１）Ｓｉ面に対して１０〜１６°を成す面を主表面とするＳｉＣ基板に形成され、主表面が電界効果型ＭＯＳトランジスタのチャネル面であることを特徴としている。これにより、界面準位密度を低減してチャネルのキャリア移動度を向上させることができる。
【０００７】
請求項２に記載の炭化珪素半導体装置は、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０〜１６°を成す面との、少なくとも２面によって主表面が構成されるＳｉＣ基板に形成され、主表面が電界効果型ＭＯＳトランジスタのチャネル面であることを特徴としている。これにより、界面準位密度を低減してチャネルのキャリア移動度を向上させることができる。
【０００８】
請求項３に記載のように、請求項２に記載の炭化珪素半導体装置において、（０００１）Ｓｉ面の面積と、（０００１）Ｓｉ面に対して１０〜１６°を成す面の面積は、（０００１）Ｓｉ面に対して１０〜１６°を成す面の方が大きいとよい。
【０００９】
請求項４に記載のように、請求項２または３に記載の炭化珪素半導体装置において、（０００１）Ｓｉ面に対して１０〜１６°を成す面の幅は５ｎｍ以上であるとよい。
【００１０】
請求項５に記載のように、請求項２〜４のいずれか１項に記載の炭化珪素半導体装置において、チャネルの構造として、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０〜１６°を成す面の交線に対して平行となるキャリアの移動方向となっていると、キャリアを移動しやすくすることができる。
【００１１】
請求項６に記載のように、請求項２〜５のいずれか１項に記載の炭化珪素半導体装置において、（０００１）Ｓｉ面に対して１３〜１６°を成す面において、ステップ高さを「Ｈｓ」、テラス長を「Ｌｔ」、［１１−２０］方向のＳｉＣ単位胞の長さを「Ｌａ」、［０００１］方向のＳｉＣ単位胞の長さを「Ｌｂ」、「ｎ」を正の整数としたとき、
Ｌｔ＝３・ｎ・Ｌａ
Ｈｓ＝ｎ・Ｌｂ
を満たすとともに、１段分のステップとテラスの関係として、
Ｌｔ：Ｈｓ＝３・Ｌａ：Ｌｂ
を満足するとよい。
【００１２】
請求項７に記載のように、請求項１〜６のいずれか１項に記載の炭化珪素半導体装置において、ＳｉＣ基板の主表面は、表面のＲＨＥＥＤ図形において、（０００１）Ｓｉ面から１０〜１６°の方向に回折パターンが現れるとよい。つまり、ステップバンチングを有するＳｉＣ基板の主表面を反射高速電子線回折（ＲＨＥＥＤ）で観察したとき（０００１）Ｓｉ面から１０〜１６°の方向に回折パターンが現れる基板を用いて電界効果型ＭＯＳトランジスタを形成するとよい。
【００１３】
請求項８に記載のように、請求項１〜７のいずれか１項に記載の炭化珪素半導体装置において、（０００１）Ｓｉ面に対して１０〜１６°を成す面とは（１１−２ｎ）面であり、４５≦ｎ≦７４であるとよい。
【００１４】
なお、本明細書においては、単結晶炭化珪素の面を表す場合、本来ならば図面（図８等）に記載されているように、所要の数字の上にバーを付した表現をとるべきであるが、表現手段に制約があるために、前記所要の数字の上にバーを付す表現の代わりに、前記所要数字の前に「−」を付して表現している。
【００１５】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００１６】
図１には、本実施の形態における炭化珪素半導体装置の斜視図を示す。図２には炭化珪素半導体装置の縦断面図を示す。
ｐ型ＳｉＣ基板１は、４Ｈ、６Ｈ、３Ｃもしくは１５Ｒの結晶で構成されている。このｐ型ＳｉＣ基板１の主表面は（０００１）Ｓｉ面に対して１０〜１６°を成す面となっている。
【００１７】
ｐ型ＳｉＣ基板１の主表面での表層部にはｎ+ソース領域２とｎ+ドレイン領域３が離間して形成されている。ｐ型ＳｉＣ基板１の主表面の上にはゲート酸化膜（広義にはゲート絶縁膜）４を介してゲート電極５が形成されている。
【００１８】
このように本半導体装置は、ｎチャネルタイプのプレーナー型ＭＯＳＦＥＴであり、さらに、ゲート酸化膜４とチャネル部の界面が（０００１）Ｓｉ面に対して１０〜１６°を成す面によって構成されている。これにより、高いキャリア移動度を実現している。
【００１９】
次に、炭化珪素半導体装置（ＭＯＳＦＥＴ）の製造方法を、図３，４を用いて説明する。
図３（ａ）に示すように、主表面が（０００１）Ｓｉ面に対して１０〜１６°を成す面となっているｐ型ＳｉＣ基板１を用意する。具体的には、オフ角０°または８°のＳｉＣ基板を切り出し（研磨・研削）により、主表面が（０００１）Ｓｉ面に対して１０〜１６°を成す面となっているｐ型ＳｉＣ基板１を得る。そして、図３（ｂ）に示すように、ｐ型ＳｉＣ基板１の上にマスク１０を配置し、ｐ型ＳｉＣ基板１に対し窒素をイオン注入してｎ+ソース領域２およびｎ+ドレイン領域３を形成する。
【００２０】
その後、マスク１０を除去して図３（ｃ）に示す状態から、図４（ａ）に示すように、熱酸化によりｐ型ＳｉＣ基板１の上面にゲート酸化膜４を形成する。さらに、図４（ｂ）に示すように、マスキング技術およびエッチング技術を用いてゲート酸化膜４における不要な部分を除去する。そして、図４（ｃ）に示すように、ゲート電極５を形成する。
【００２１】
このようにして炭化珪素半導体装置（ＭＯＳＦＥＴ）が完成する。この製造工程において、ｐ型ＳｉＣ基板１は、４Ｈ、６Ｈ、３Ｃもしくは１５Ｒの結晶で構成され、その主表面が（０００１）Ｓｉ面に対して１０〜１６°を成す面となっている。つまり、図３（ｃ）におけるゲート酸化膜４を形成する前の基板表面が（０００１）Ｓｉ面に対して１０〜１６°をなす面となっている。
【００２２】
以上のように本実施形態においては、電界効果型トランジスタのゲート酸化膜４とチャネル部の界面が（０００１）Ｓｉ面に対して１０〜１６°を成す面によって構成している。このようにすることにより、オフ角０°または８°のＳｉＣ基板をそのまま用いた場合に比べ、界面準位密度を低減でき、チャネルのキャリア移動度を向上させることができる。その結果、ＳｉＣとゲート絶縁膜との界面に関して実用性に優れたものとなる。
【００２３】
なお、ＳｉＣ基板１に関して、図５（ａ）に示すように、（０００１）Ｓｉ面に対して１０〜１６°を成す面Ｆ１を主表面とするものを用いた場合について説明した。しかし、図５（ｂ）に示すように、（０００１）Ｓｉ面に対して１０〜１６°を成す面Ｆ１のみならず、その他の面Ｆ２（例えば、（０００１）Ｓｉ面）が残っており、これらの面Ｆ１，Ｆ２により主表面を構成する場合であってもよい。要は、少なくとも（０００１）Ｓｉ面に対して１０〜１６°を成す面を主表面とするＳｉＣ基板に形成され、その主表面が電界効果型ＭＯＳトランジスタのチャネル面であればよい。これにより、界面準位密度を低減してチャネルのキャリア移動度を向上させることができる。
【００２４】
また、（０００１）Ｓｉ面に対して１０〜１６°を成す面とは（１１−２ｎ）面であり、４５≦ｎ≦７４である。
（第２の実施の形態）
次に、第２の実施の形態を説明する。
【００２５】
図６には、本実施の形態における炭化珪素半導体装置の斜視図を示す。
ｐ型ＳｉＣ基板１１は、４Ｈ、６Ｈ、３Ｃもしくは１５Ｒの結晶で構成されている。このｐ型ＳｉＣ基板１１の主表面は、符号Ｆ１１にて示す（０００１）Ｓｉ面と、符号Ｆ１２にて示すごとく（０００１）Ｓｉ面に対して１０〜１６°を成す面との２面で形成されている。この面は、超高真空下での加熱によるステップバンチングにより得たものである。
【００２６】
ｐ型ＳｉＣ基板１１の主表面での表層部にはｎ+ソース領域１２とｎ+ドレイン領域１３が離間して形成されている。ｐ型ＳｉＣ基板１１の主表面の上にはゲート酸化膜（広義にはゲート絶縁膜）１４を介してゲート電極１５が形成されている。
【００２７】
また、チャネルの構造として、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０〜１６°を成す面の交線ＣＬに対して平行となるキャリアの移動方向となっている。これにより、キャリアの移動方向とバンチングステップを平行にすることができる。
【００２８】
第２の実施の形態は、製造プロセスが、第１の実施の形態での製造プロセスとほぼ同様であるが、ゲート酸化膜を形成する前の表面が、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０〜１６°を成す面との２面で形成されていることが第１の実施の形態と異なっている。
【００２９】
このような面は、上述したように例えば（０００１）Ｓｉ面を超高真空下で加熱することにより得られる。即ち、第１の実施の形態では基板として初めから（０００１）Ｓｉ面に対して１０〜１６°を成す面を主表面とした基板を用いているが、第２の実施の形態では、初めに用いるＳｉＣ基板の面が（０００１）Ｓｉ面から任意の傾きを持っている。具体的には、８°オフ基板を用いている。そして、この基板を熱処理することにより表面チャネル層となる部位（表面）にステップバンチングを形成し、（０００１）Ｓｉ面に対して１０〜１６°を成す面を得るようにしている。
【００３０】
以下に、表面チャネル層となる部位（表面）にステップバンチングを形成する方法について詳細に説明する。
図７（ａ）に示すように、（０００１）Ｓｉ面からの任意の傾きを持った面を主表面としたＳｉＣ基板１１、即ち、８°オフ基板を用意する。そして、基板１１の表面にＬＴＯ膜２０を形成する。そして、ＬＴＯ膜２０を除去して図７（ｂ）のようにする。その後、ＳｉＣ基板１１の表面を洗浄する。
【００３１】
さらに、図７（ｃ）に示すように、ＳｉＣ基板１１の表面に蒸着等によってＳｉ層２１を約５ｎｍの厚さで成膜する。引き続き、超高真空チャンバ内を加熱してＳｉＣ基板１１を５００〜１１００℃の範囲での一定の温度にする（高温化する）。このとき、好ましくは１０５０℃にするのがよい。この高温化により、基板表面に、図７（ｄ）に示すように、ステップバンチングが形成される。
【００３２】
詳しくは次のとおりである。図７（ｃ）の基板表面（Ａ１で示す部位）を拡大した図８に示すように、８°オフ基板においては、図９に示すような表面構造となっている。この状態から高温化処理を施すことにより、図７（ｄ）の基板表面（Ａ２で示す部位）を拡大した図１０に示すように、ステップバンチングが形成され、図１１に示すような表面構造となる。つまり、ｃ面、即ち、（０００１）Ｓｉ面に対して、ｔａｎ-1（ｂ／ａ）＝１０〜１６°となるステップバンチングが形成される。即ち、バンチングの新しい面はｃ面に対して１０〜１６°傾いている。
【００３３】
このとき、（０００１）Ｓｉ面の面積と、（０００１）Ｓｉ面に対して１０〜１６°を成す面の面積については次のようにする。図１２（ａ）に示すように、（０００１）Ｓｉ面の面積に比べて、（０００１）Ｓｉ面に対して１０〜１６°を成す面の面積が小さいよりも、図１２（ｂ）に示すように、（０００１）Ｓｉ面の面積に比べて、（０００１）Ｓｉ面に対して１０〜１６°を成す面の面積が大きい方が好ましい。つまり、図６において符号Ｆ１１にて示す（０００１）Ｓｉ面の面積と、符号Ｆ１２にて示すごとく（０００１）Ｓｉ面に対して１０〜１６°を成す面の面積は、（０００１）Ｓｉ面に対して１０〜１６°を成す面の方が大きくなっているとよい。
【００３４】
また、キャリアはチャネル面の凹凸による散乱の影響を受けやすいので、単位長さあたりの凹凸の数は図１３での上側に示すように多いよりも図１３での下側に示すように少ない方がよい。詳しくは、図６において、（０００１）Ｓｉ面に対して１０〜１６°を成す面の幅Ｗ１は５ｎｍ以上であるとよい。
【００３５】
なお、図７（ｃ）に示すように高温化に先立ち基板表面にＳｉ層２１を成膜するのは、超高真空中で基板を高温化する時に基板表面がＣ化することを抑制するためである。表面にＳｉを成膜する方法の他に、Ｓｉフラックスなどで試料表面近傍のＳｉの蒸気圧を高める方法を用いてもよい。
【００３６】
このようにして得られたＳｉＣ基板１１を用いて、図３，４を用いて説明した製造工程を適用することで本実施形態のＭＯＳ構造を得ることができる。
また、超高真空チャンバ内での高温化工程は、２種類以上の温度の工程を組み合わせて、上述した１０〜１６°のステップバンチングを形成し、形成面比率を制御してもよい。具体的には、一例として、１０５０℃と９５０℃とにする場合を挙げることができる。
【００３７】
図１４は、オフ角８°のＳｉＣ基板を用いて、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０〜１６°を成す面とから成るステップバンチングを有する表面を、反射高速電子線回折（ＲＨＥＥＤ）で観察した例を示すものである。
【００３８】
図１４において黒丸で示した点は、ＳｉＣの基本格子反射によるスポットである。用いた基板がオフ角のないＳｉＣ基板で、かつ、主表面が（０００１）Ｓｉ面であれば、ＳｉＣの基本格子反射によるスポットは、反射スポットを通るシャドウエッジの垂線Ｌ１に対して対称となる。図１４の図形では、垂線Ｌ１と、反射スポットとダイレクトスポット（００）を結ぶ直線Ｌ２とが、約８度ずれている。これは、８度オフ基板を用いたことを意味している。この時、回折パターンＰ１が現れ、この回折パターンＰ１は線状をなし、かつ、直線Ｌ２に対し１０〜１６°の方向に延びている。この回折パターンＰ１が現れることは、（０００１）Ｓｉ面に対して１０〜１６°を成す面があることを意味している。この回折パターンＰ１は「点」となることもあるが、（０００１）Ｓｉ面に対して１０〜１６°を成す面が複数のステップ（狭いテラス）で形成されている場合は、ストリーク状（直線）になる。
【００３９】
このように、ＳｉＣ基板の主表面は、表面のＲＨＥＥＤ図形において、（０００１）Ｓｉ面から１０〜１６°の方向に回折パターンＰ１が現れる。つまり、ステップバンチングを有するＳｉＣ基板の主表面を反射高速電子線回折（ＲＨＥＥＤ）で観察したとき（０００１）Ｓｉ面から１０〜１６°の方向に回折パターンＰ１が現れる基板を用いて電界効果型ＭＯＳトランジスタを形成するとよい。
【００４０】
なお、（０００１）Ｓｉ面から１０〜１６°の方向に回折パターンが現れる現象を、Ｘ線回折を用いて確認してもよい。つまり、ＳｉＣ基板の主表面は、表面のＲＨＥＥＤ図形またはＸ線回折図形において、（０００１）Ｓｉ面から１０〜１６°の方向に回折パターンが現れるものとする。
【００４１】
図１５には、界面準位密度と、（０００１）Ｓｉ面に対する角度との関係についての測定結果を示す。
図１５の界面準位密度Ｎｉｔは次のように求めたものである。ＳｉＣ基板として、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対してある角度に傾斜した面との２つの面を有するものを用い、この基板上にＭＯＳダイオードを形成して界面準位密度を評価した。ここで、界面準位密度Ｎｉｔとは単位面積あたりの界面準位密度であり、Ｄｉｔ（単位面積かつ単位エネルギーあたりの界面準位密度）をエネルギーで積分した界面品質の指標のことである。この図１５から、（０００１）Ｓｉ面に対する角度が１３〜１６°であれば界面準位密度Ｎｉｔが最も低い状態であることが分かる。
【００４２】
図１６に示すＳｉＣ基板の表面構造おいて、（０００１）Ｓｉ面に対して１３〜１６°を成す面は、図１７に示すように、ステップ高さとテラス長が次のようになっているとよい。ステップ高さが、［０００１］方向のＳｉＣ単位胞の長さ（＝０．２５２ｎｍ）の整数倍であるともに、テラス長が、［１１−２０］方向のＳｉＣ単位胞の長さ（＝０．３０９ｎｍ）の３倍の整数倍であり、かつ、テラス長とステップ高さとは一定の比となっている。詳しくは、図１７において、ステップ高さが０．２５２ｎｍかつテラス長が０．３０９ｎｍ×３であったり、ステップ高さが０．２５２ｎｍ×２かつテラス長が０．３０９ｎｍ×６であったりする。つまり、（０００１）Ｓｉ面に対して１３〜１６°を成す面において、ステップ高さを「Ｈｓ」、テラス長を「Ｌｔ」、［１１−２０］方向のＳｉＣ単位胞の長さを「Ｌａ」、［０００１］方向のＳｉＣ単位胞の長さを「Ｌｂ」、「ｎ」を正の整数としたとき、次のことを満足させるとよい。
Ｌｔ＝３・ｎ・Ｌａ
Ｈｓ＝ｎ・Ｌｂ
１段分のステップとテラスの関係において、Ｌｔ：Ｈｓ＝３・Ｌａ：Ｌｂ
また、（０００１）Ｓｉ面に対して１０〜１６°を成す面とは（１１−２ｎ）面であり、４５≦ｎ≦７４である。
【００４３】
以上のように本実施形態の炭化珪素半導体装置においては、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０〜１６°を成す面との、少なくとも２面によって主表面が構成されるＳｉＣ基板に形成され、主表面が電界効果型ＭＯＳトランジスタのチャネル面である。一般的にキャリアは、チャネル面の凹凸により散乱を受け、その移動度が制限されるとされている。しかし、本実施形態のように、ゲート酸化膜を形成する前の表面を、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０〜１６°を成す面との２面で形成することにより、オフ角０°または８°のＳｉＣ基板をそのまま用いた場合に比べて格段に移動度を向上させることができる。このようにして、界面準位密度を低減してチャネルのキャリア移動度を向上させることができる。その結果、ＳｉＣとゲート絶縁膜との界面に関して実用性に優れたものとなる。特に、（０００１）Ｓｉ面に対して１３〜１６°を成す面を用いるとよい。
【００４４】
さらに、チャネルの構造として、図６に示すごとく、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０〜１６°を成す面の交線ＣＬに対して平行となるキャリアの移動方向となっているので、キャリアの移動方向とバンチングステップを平行にすることができる。これにより、キャリアを移動しやすくすることができる。
【００４５】
つまり、ＳｉＣ基板の結晶軸を傾ける方位を示す基板のオフ方向と、垂直な方向が、キャリアの移動方向になるようチャネルを構成することにより、オフ方向と垂直な方向に形成されるバンチングステップの段差は、チャネルのキャリア移動方向と平行になる。このため、電界効果型トランジスタのチャネルのキャリアの移動方向が、上記バンチングステップを横切らない方向である構造となり、よりキャリアの移動度が向上し、チャネル全体の抵抗も低減できる。
（第３実施形態）
次に、第３の実施の形態を、第１，２の実施の形態との相違点を中心に説明する。
【００４６】
図１８には、第３の実施の形態における炭化珪素半導体装置の縦断面図を示す。図２の反転型ＭＯＳトランジスタに対して、本半導体装置は、チャネル領域に低濃度層５０を有する蓄積型ＭＯＳトランジスタである。
【００４７】
製造方法は図示しないが、一般的なＭＯＳ製造工程で製造することが可能である。該構造も第１の実施の形態と同様に、ゲート酸化膜４とチャネル部の界面が（０００１）Ｓｉ面に対して１０〜１６°を成す面によって構成されるように形成する。あるいは、第２の実施の形態に示したように、ゲート酸化膜４を形成する前の表面が、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０〜１６°を成す面との２面で形成されているようにしてもよい。
（第４実施形態）
次に、第４の実施の形態を、第１，２の実施の形態との相違点を中心に説明する。
【００４８】
図１９には、第４の実施の形態における炭化珪素半導体装置の縦断面図を示す。本半導体装置は、縦型ＭＯＳである。詳しくは、ｎ+型ＳｉＣ基板６０の上にｎ-領域６１がエピ成長にて形成されている。基板の主表面（ｎ-領域６１の上面）での表層部にはｐ-領域６２が形成されるとともにｐ-領域６２での表層部にはｎ+ソース領域６３が形成され、さらに、ｎ-領域６１の表層部でのチャネル領域には低濃度層６４が形成されている。低濃度層６４の上にはゲート酸化膜（広義にはゲート絶縁膜）６５を介してゲート電極６６が形成されている。ゲート電極６６の上には絶縁膜６７を介してソース電極６８が形成され、ソース電極６８はｎ+ソース領域６３およびｐ-領域６２と接している。一方、ｎ+型ＳｉＣ基板６０の下面（裏面）にはドレイン電極６９が形成されている。
【００４９】
本実施形態の構造も第１の実施の形態と同様に、ゲート酸化膜６５とチャネル部の界面が（０００１）Ｓｉ面に対して１０〜１６°を成す面によって構成されるように形成する。あるいは、第２の実施の形態に示したように、ゲート酸化膜６５を形成する前の表面が、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０〜１６°を成す面との２面で形成されているようにしてもよい。
【図面の簡単な説明】
【図１】第１の実施の形態における炭化珪素半導体装置の斜視図。
【図２】炭化珪素半導体装置の縦断面図。
【図３】（ａ）〜（ｃ）は製造工程を説明するための炭化珪素半導体装置の縦断面図。
【図４】（ａ）〜（ｃ）は製造工程を説明するための炭化珪素半導体装置の縦断面図。
【図５】（ａ），（ｂ）は基板表面の構造を説明するための断面図。
【図６】第２の実施の形態における炭化珪素半導体装置の斜視図。
【図７】（ａ）〜（ｄ）は製造工程を説明するための縦断面図。
【図８】基板表面の構造を説明するための断面図。
【図９】基板表面の構造を説明するための断面図。
【図１０】基板表面の構造を説明するための断面図。
【図１１】基板表面の構造を説明するための断面図。
【図１２】（ａ），（ｂ）は基板表面の構造を説明するための断面図。
【図１３】基板表面の構造を説明するための断面図。
【図１４】基板表面を反射高速電子線回折（ＲＨＥＥＤ）で観察した図。
【図１５】界面準位密度と、（０００１）Ｓｉ面に対する角度との関係についての測定結果を示す図。
【図１６】基板表面の構造を説明するための断面図。
【図１７】基板表面の構造を説明するための断面図。
【図１８】第３の実施の形態における炭化珪素半導体装置の断面図。
【図１９】第４の実施の形態における炭化珪素半導体装置の断面図。
【符号の説明】
１…ｐ型ＳｉＣ基板、２…ｎ+ソース領域、３…ｎ+ドレイン領域、４…ゲート酸化膜、５…ゲート電極、１１…ｐ型ＳｉＣ基板、１２…ｎ+ソース領域、１３…ｎ+ドレイン領域、１４…ゲート酸化膜、１５…ゲート電極、６０…ｎ+型ＳｉＣ基板、６１…ｎ-層、６３…ｎ+ソース領域、６５…ゲート酸化膜、６６…ゲート電極。

Claims (8)

  1. 少なくとも（０００１）Ｓｉ面に対して１０〜１６°を成す面を主表面とするＳｉＣ基板に形成され、前記主表面が電界効果型ＭＯＳトランジスタのチャネル面であることを特徴とする炭化珪素半導体装置。
  2. （０００１）Ｓｉ面と、前記（０００１）Ｓｉ面に対して１０〜１６°を成す面との、少なくとも２面によって主表面が構成されるＳｉＣ基板に形成され、前記主表面が電界効果型ＭＯＳトランジスタのチャネル面であることを特徴とする炭化珪素半導体装置。
  3. 前記（０００１）Ｓｉ面の面積と、前記（０００１）Ｓｉ面に対して１０〜１６°を成す面の面積は、前記（０００１）Ｓｉ面に対して１０〜１６°を成す面の方が大きいことを特徴とする請求項２に記載の炭化珪素半導体装置。
  4. 前記（０００１）Ｓｉ面に対して１０〜１６°を成す面の幅は５ｎｍ以上であることを特徴とする請求項２または３に記載の炭化珪素半導体装置。
  5. チャネルの構造として、前記（０００１）Ｓｉ面と、前記（０００１）Ｓｉ面に対して１０〜１６°を成す面の交線に対して平行となるキャリアの移動方向となっていることを特徴とする請求項２〜４のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記（０００１）Ｓｉ面に対して１３〜１６°を成す面において、ステップ高さを「Ｈｓ」、テラス長を「Ｌｔ」、［１１−２０］方向のＳｉＣ単位胞の長さを「Ｌａ」、［０００１］方向のＳｉＣ単位胞の長さを「Ｌｂ」、「ｎ」を正の整数としたとき、
    Ｌｔ＝３・ｎ・Ｌａ
    Ｈｓ＝ｎ・Ｌｂ
    を満たすとともに、１段分のステップとテラスの関係として、
    Ｌｔ：Ｈｓ＝３・Ｌａ：Ｌｂ
    を満足することを特徴とする請求項２〜５のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記ＳｉＣ基板の主表面は、表面のＲＨＥＥＤ図形において、（０００１）Ｓｉ面から１０〜１６°の方向に回折パターンが現れることを特徴とする請求項１〜６のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記（０００１）Ｓｉ面に対して１０〜１６°を成す面とは（１１−２ｎ）面であり、４５≦ｎ≦７４であることを特徴とする請求項１〜７のいずれか１項に記載の炭化珪素半導体装置。
JP2002375266A 2002-12-25 2002-12-25 炭化珪素半導体装置 Expired - Fee Related JP4360085B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002375266A JP4360085B2 (ja) 2002-12-25 2002-12-25 炭化珪素半導体装置
SE0303259A SE525949C2 (sv) 2002-12-25 2003-12-04 Kiselkarbidtransistor med ökad bärarrörlighet
US10/744,071 US7045879B2 (en) 2002-12-25 2003-12-24 Silicon carbide semiconductor device having enhanced carrier mobility
DE10361256.4A DE10361256B4 (de) 2002-12-25 2003-12-24 Siliciumcarbidhalbleiteranordnung mit erhöhter Trägerbeweglichkeit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002375266A JP4360085B2 (ja) 2002-12-25 2002-12-25 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2004207511A true JP2004207511A (ja) 2004-07-22
JP4360085B2 JP4360085B2 (ja) 2009-11-11

Family

ID=29728576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002375266A Expired - Fee Related JP4360085B2 (ja) 2002-12-25 2002-12-25 炭化珪素半導体装置

Country Status (4)

Country Link
US (1) US7045879B2 (ja)
JP (1) JP4360085B2 (ja)
DE (1) DE10361256B4 (ja)
SE (1) SE525949C2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344942A (ja) * 2005-05-09 2006-12-21 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2009063844A1 (ja) * 2007-11-12 2009-05-22 Hoya Corporation 半導体素子ならびに半導体素子製造法
JP2009188030A (ja) * 2008-02-04 2009-08-20 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2010062252A (ja) * 2008-09-02 2010-03-18 Kansai Electric Power Co Inc:The バイポーラ型半導体装置
JP2011181949A (ja) * 2005-05-09 2011-09-15 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2014031313A (ja) * 2013-09-26 2014-02-20 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP2014154667A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 半導体装置
JP2016052994A (ja) * 2015-11-13 2016-04-14 株式会社デンソー 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005053034A1 (ja) * 2003-11-25 2005-06-09 Matsushita Electric Industrial Co., Ltd. 半導体素子
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
CN101542739B (zh) * 2006-11-21 2011-03-23 住友电气工业株式会社 碳化硅半导体器件及其制造方法
US7981709B2 (en) * 2007-04-05 2011-07-19 Sumitomo Electric Industries, Ltd. Semiconductor device and method for fabricating the same
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
US9117740B2 (en) * 2010-08-27 2015-08-25 National University Corporation NARA Institute of Science and Technology SiC semiconductor element
JP6173493B2 (ja) * 2014-10-03 2017-08-02 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
CN114530506B (zh) * 2021-11-02 2023-03-17 浙江芯科半导体有限公司 用于SiC基场效应晶体管的栅介质薄膜晶体管及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19712561C1 (de) * 1997-03-25 1998-04-30 Siemens Ag SiC-Halbleiteranordnung mit hoher Kanalbeweglichkeit
US6384428B1 (en) * 1998-03-19 2002-05-07 Hitachi, Ltd. Silicon carbide semiconductor switching device
JP2000294777A (ja) 1999-04-08 2000-10-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6504176B2 (en) * 2000-04-06 2003-01-07 Matshushita Electric Industrial Co., Ltd. Field effect transistor and method of manufacturing the same
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344942A (ja) * 2005-05-09 2006-12-21 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2011181949A (ja) * 2005-05-09 2011-09-15 Sumitomo Electric Ind Ltd 半導体装置の製造方法
KR100983852B1 (ko) * 2006-04-28 2010-09-27 스미토모덴키고교가부시키가이샤 반도체 장치 및 그 제조 방법
WO2007125617A1 (ja) * 2006-04-28 2007-11-08 Sumitomo Electric Industries, Ltd. 半導体装置およびその製造方法
US8283674B2 (en) 2006-04-28 2012-10-09 Sumitomo Electric Industries, Ltd. Semiconductor device with silicon carbide channel
JP2009123753A (ja) * 2007-11-12 2009-06-04 Hoya Corp 半導体素子ならびに半導体素子製造法
WO2009063844A1 (ja) * 2007-11-12 2009-05-22 Hoya Corporation 半導体素子ならびに半導体素子製造法
JP2009188030A (ja) * 2008-02-04 2009-08-20 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2010062252A (ja) * 2008-09-02 2010-03-18 Kansai Electric Power Co Inc:The バイポーラ型半導体装置
JP2014154667A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 半導体装置
US9484414B2 (en) 2013-02-07 2016-11-01 Sumitomo Electric Industries, Ltd. Semiconductor device
JP2014031313A (ja) * 2013-09-26 2014-02-20 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP2016052994A (ja) * 2015-11-13 2016-04-14 株式会社デンソー 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ

Also Published As

Publication number Publication date
DE10361256B4 (de) 2017-03-23
JP4360085B2 (ja) 2009-11-11
DE10361256A1 (de) 2004-07-08
US7045879B2 (en) 2006-05-16
US20040159841A1 (en) 2004-08-19
SE525949C2 (sv) 2005-05-31
SE0303259D0 (sv) 2003-12-04
SE0303259L (sv) 2004-06-26

Similar Documents

Publication Publication Date Title
JP7001364B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP4360085B2 (ja) 炭化珪素半導体装置
US6940110B2 (en) SiC-MISFET and method for fabricating the same
US7365363B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP5192615B2 (ja) 炭化珪素半導体素子及びその製造方法
US8431974B2 (en) Silicon carbide semiconductor device
KR101245899B1 (ko) 탄화규소 반도체 장치의 제조 방법
US20110006310A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2006216918A (ja) 半導体素子の製造方法
JP2003234301A (ja) 半導体基板、半導体素子及びその製造方法
JP2008205296A (ja) 炭化珪素半導体素子及びその製造方法
JP4929621B2 (ja) Ｍｏｓゲート型炭化珪素半導体装置
US10020368B2 (en) Silicon carbide semiconductor element and manufacturing method thereof
JP4532853B2 (ja) 半導体装置
JP7196458B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP3637052B2 (ja) ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
CN115842057A (zh) 半导体结构及形成方法
TW201717324A (zh) 具有漂移區的高壓無接面場效元件及其製造方法
JP2002280573A (ja) 炭化珪素半導体素子およびその製造方法
Silk et al. Manufacturing Processes
JP2023000604A (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP2004253427A (ja) 炭化珪素半導体素子
JP2005085872A (ja) 半導体素子及びその製造方法
JP2004221263A (ja) 半導体装置およびその製造方法
JP5194437B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees