RU99124768A - Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств - Google Patents

Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств

Info

Publication number
RU99124768A
RU99124768A RU99124768/28A RU99124768A RU99124768A RU 99124768 A RU99124768 A RU 99124768A RU 99124768/28 A RU99124768/28 A RU 99124768/28A RU 99124768 A RU99124768 A RU 99124768A RU 99124768 A RU99124768 A RU 99124768A
Authority
RU
Russia
Prior art keywords
silicon
relief
wave
ions
spraying
Prior art date
Application number
RU99124768/28A
Other languages
English (en)
Other versions
RU2173003C2 (ru
Inventor
Валерий Константинович Смирнов
Дмитрий Станиславович Кибалов
Original Assignee
Септре Электроникс Лимитед
Filing date
Publication date
Application filed by Септре Электроникс Лимитед filed Critical Септре Электроникс Лимитед
Priority claimed from RU99124768/28A external-priority patent/RU2173003C2/ru
Priority to RU99124768/28A priority Critical patent/RU2173003C2/ru
Priority to US09/525,722 priority patent/US6274007B1/en
Priority to EP00302277A priority patent/EP1104011A1/en
Priority to JP2000079824A priority patent/JP2001156050A/ja
Priority to IL14983200A priority patent/IL149832A0/xx
Priority to PL00355890A priority patent/PL355890A1/xx
Priority to HU0203517A priority patent/HUP0203517A2/hu
Priority to PCT/IB2000/001397 priority patent/WO2001039259A1/en
Priority to CZ20021824A priority patent/CZ20021824A3/cs
Priority to CN00816289A priority patent/CN1399791A/zh
Priority to BR0016095-4A priority patent/BR0016095A/pt
Priority to KR1020027006725A priority patent/KR20020069195A/ko
Priority to MXPA02005281A priority patent/MXPA02005281A/es
Priority to EEP200200261A priority patent/EE200200261A/xx
Priority to AU75474/00A priority patent/AU7547400A/en
Priority to SK744-2002A priority patent/SK7442002A3/sk
Priority to CA002392307A priority patent/CA2392307A1/en
Publication of RU99124768A publication Critical patent/RU99124768A/ru
Publication of RU2173003C2 publication Critical patent/RU2173003C2/ru
Application granted granted Critical
Priority to NO20022427A priority patent/NO20022427L/no
Priority to YU38202A priority patent/YU38202A/sh
Priority to IS6393A priority patent/IS6393A/is
Priority to HR20020459A priority patent/HRP20020459A2/xx
Priority to BG106739A priority patent/BG106739A/xx
Priority to ZA200204822A priority patent/ZA200204822B/xx

Links

Claims (12)

1. Способ образования кремниевой наноструктуры, содержащий следующие этапы: распыление кремниевой поверхности посредством равномерного потока ионов молекул азота в сверхвысоком вакууме с целью образования периодического волнообразного рельефа, где фронт волны упомянутого рельефа проходит в направлении плоскости падения ионов, дополнительно включает в себя перед распылением следующие этапы: выбор необходимой длины волны периодического волнообразного рельефа в диапазоне от 9 до 120 нм, определение энергии ионов, угла падения ионов к поверхности упомянутого материала, температуры упомянутого кремния, глубины образования упомянутого волнообразного рельефа, высоты упомянутого волнообразного рельефа и диапазона проникновения ионов в кремний, и все это на основе упомянутой выбранной длины волны.
2. Способ по п.1, в котором упомянутая энергия ионов, упомянутый угол падения ионов, упомянутая температура упомянутого кремния, упомянутая глубина образования и упомянутая высота упомянутого волнообразного рельефа определяются на основании предварительно полученных эмпирических данных, связывающих упомянутую энергию ионов, упомянутый угол падения ионов, упомянутую температуру упомянутого кремния, упомянутую глубину образования и упомянутую высоту упомянутого волнообразного рельефа с длиной волны упомянутого периодического волнообразного рельефа, и в котором упомянутый диапазон проникновения ионов определяется из упомянутой энергии ионов.
3. Способ по п. 1, дополнительно включающий в себя перед распылением, этап размещения маски из нитрида кремния, содержащей окно со свисающими кромками на упомянутой кремниевой поверхности над участком распыления, и распыления упомянутой кремниевой поверхности через упомянутое окно.
4. Способ по п. 1, дополнительно включающий в себя перед распылением, этап удаления любых загрязнений с поверхности упомянутого кремниевого слоя, на котором должен быть образован упомянутый волнообразный рельеф.
5. Способ по п.1, дополнительно включающий в себя, после распыления отжиг материала с упомянутым рельефом в инертной окружающей среде.
6. Способ по п.1, в котором материал отжигают при температуре между 1000 и 1200oС в течение, по меньшей мере, одного часа.
7. Способ по любому из предыдущих пунктов, в котором упомянутая кремниевая наноструктура содержит решетку кремниевых квантовых проводков, а упомянутый кремний содержит кремниевый слой из материала "кремний на изоляторе", и дополнительно включает в себя выбор толщины упомянутого кремниевого слоя большего, чем сумма упомянутой глубины образования упомянутого волнообразного рельефа, упомянутой высоты упомянутого волнообразного рельефа и упомянутого диапазона проникновения ионов.
8. Способ по п.7, дополнительно включающий в себя во время распыления обнаружение сигнала вторичной ионной эмиссии из изоляционного слоя упомянутого материала "кремний на изоляторе", и завершение распыления, когда величина обнаруженного сигнала достигает предварительно определенного порогового значения.
9. Способ по п.8, в котором упомянутое пороговое значение упомянутого сигнала вторичной ионной эмиссии является таким значением, при котором сигнал превышает среднее фоновое значение на величину, равную двойной амплитуде шумовой составляющей сигнала.
10. Оптоэлектронное устройство, включающее в себя решетку квантовых проводков, образованную способом по п.7.
11. Электронное устройство, включающее в себя решетку квантовых проводков, образованную способом по п.7.
12. Электронное устройство по п.11, содержащее кремниевые контактные площадки, соединенные упомянутой решеткой кремниевых квантовых проводков, изоляционный слой, размещенный на упомянутой решетке квантовых проводков, и электрод, расположенный на упомянутом изоляторе.
RU99124768/28A 1999-11-25 1999-11-25 Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств RU2173003C2 (ru)

Priority Applications (23)

Application Number Priority Date Filing Date Title
RU99124768/28A RU2173003C2 (ru) 1999-11-25 1999-11-25 Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств
US09/525,722 US6274007B1 (en) 1999-11-25 2000-03-14 Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon
EP00302277A EP1104011A1 (en) 1999-11-25 2000-03-21 Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based theron
JP2000079824A JP2001156050A (ja) 1999-11-25 2000-03-22 シリコンナノ構造の形成方法、シリコン量子細線配列、及びその上に基礎をおくデバイス
MXPA02005281A MXPA02005281A (es) 1999-11-25 2000-10-02 Metodos de formacion de una nanostructura de silicon, una formacion de alambre de silicon quantum y desenos basados en estos.
SK744-2002A SK7442002A3 (en) 1999-11-25 2000-10-02 Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon
HU0203517A HUP0203517A2 (en) 1999-11-25 2000-10-02 Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon
PCT/IB2000/001397 WO2001039259A1 (en) 1999-11-25 2000-10-02 Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon
CZ20021824A CZ20021824A3 (cs) 1999-11-25 2000-10-02 Způsob vytváření křemíkové nano@struktury a elektronický prvek vytvořený tímto způsobem
CN00816289A CN1399791A (zh) 1999-11-25 2000-10-02 硅毫微结构,硅量子线阵列的形成方法,以及基于此的设备
BR0016095-4A BR0016095A (pt) 1999-11-25 2000-10-02 Métodos para a moldagem de uma nanoestrutura de silicone, um vetor de fios quânticos de silicone e dispositivos baseados nos mesmos
KR1020027006725A KR20020069195A (ko) 1999-11-25 2000-10-02 실리콘 나노구조, 실리콘 양자세선 어레이 및 그에 기초한소자 형성방법
IL14983200A IL149832A0 (en) 1999-11-25 2000-10-02 Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon
EEP200200261A EE200200261A (et) 1999-11-25 2000-10-02 Meetod räninanostruktuuri, ränikvantviikude massiivi ning sellel baseeruvate komponentide formeerimiseks
AU75474/00A AU7547400A (en) 1999-11-25 2000-10-02 Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon
PL00355890A PL355890A1 (en) 1999-11-25 2000-10-02 Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon
CA002392307A CA2392307A1 (en) 1999-11-25 2000-10-02 Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon
NO20022427A NO20022427L (no) 1999-11-25 2002-05-22 Fremgangsmåter for dannelse av en silisium nanostruktur, en silisium kvantetråd i rekke (array) og innretninger på basis derav
YU38202A YU38202A (sh) 1999-11-25 2002-05-24 Metode obrazovanja silikonske nanostrukture, snopa silikonskih kvantnih žica i uređaja zasnovanih na njima
IS6393A IS6393A (is) 1999-11-25 2002-05-24 Aðferðir til að framleiða kísilörsmið, kísilskammtavírafylki og tæki, sem byggja á þessu
HR20020459A HRP20020459A2 (en) 1999-11-25 2002-05-24 Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon
BG106739A BG106739A (en) 1999-11-25 2002-05-27 Method of the formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon
ZA200204822A ZA200204822B (en) 1999-11-25 2002-06-14 Methods of formation of silicon nanostructure, a silicon quantum wire arry and devices based thereon.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU99124768/28A RU2173003C2 (ru) 1999-11-25 1999-11-25 Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств

Publications (2)

Publication Number Publication Date
RU99124768A true RU99124768A (ru) 2001-08-27
RU2173003C2 RU2173003C2 (ru) 2001-08-27

Family

ID=20227346

Family Applications (1)

Application Number Title Priority Date Filing Date
RU99124768/28A RU2173003C2 (ru) 1999-11-25 1999-11-25 Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств

Country Status (23)

Country Link
US (1) US6274007B1 (ru)
EP (1) EP1104011A1 (ru)
JP (1) JP2001156050A (ru)
KR (1) KR20020069195A (ru)
CN (1) CN1399791A (ru)
AU (1) AU7547400A (ru)
BG (1) BG106739A (ru)
BR (1) BR0016095A (ru)
CA (1) CA2392307A1 (ru)
CZ (1) CZ20021824A3 (ru)
EE (1) EE200200261A (ru)
HR (1) HRP20020459A2 (ru)
HU (1) HUP0203517A2 (ru)
IL (1) IL149832A0 (ru)
IS (1) IS6393A (ru)
MX (1) MXPA02005281A (ru)
NO (1) NO20022427L (ru)
PL (1) PL355890A1 (ru)
RU (1) RU2173003C2 (ru)
SK (1) SK7442002A3 (ru)
WO (1) WO2001039259A1 (ru)
YU (1) YU38202A (ru)
ZA (1) ZA200204822B (ru)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2191444C1 (ru) * 2001-10-09 2002-10-20 Общество с ограниченной ответственностью "Агентство маркетинга научных разработок" Способ изготовления полевого транзистора с периодически легированным каналом
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US7619562B2 (en) * 2002-09-30 2009-11-17 Nanosys, Inc. Phased array systems
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
KR101191632B1 (ko) 2002-09-30 2012-10-17 나노시스, 인크. 대형 나노 인에이블 매크로전자 기판 및 그 사용
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
CA2499944A1 (en) * 2002-09-30 2004-04-15 Nanosys, Inc. Integrated displays using nanowire transistors
US20060289049A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Semiconductor Device Having a Semiconductor-on-Insulator (SOI) Configuration and Including a Superlattice on a Thin Semiconductor Layer
US7535041B2 (en) * 2003-06-26 2009-05-19 Mears Technologies, Inc. Method for making a semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance
US7045377B2 (en) * 2003-06-26 2006-05-16 Rj Mears, Llc Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
US20060231857A1 (en) * 2003-06-26 2006-10-19 Rj Mears, Llc Method for making a semiconductor device including a memory cell with a negative differential resistance (ndr) device
US20070020860A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods
US20060292765A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Method for Making a FINFET Including a Superlattice
US20060243964A1 (en) * 2003-06-26 2006-11-02 Rj Mears, Llc Method for making a semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US7202494B2 (en) * 2003-06-26 2007-04-10 Rj Mears, Llc FINFET including a superlattice
WO2005018005A1 (en) * 2003-06-26 2005-02-24 Rj Mears, Llc Semiconductor device including mosfet having band-engineered superlattice
US7586165B2 (en) * 2003-06-26 2009-09-08 Mears Technologies, Inc. Microelectromechanical systems (MEMS) device including a superlattice
US20040266116A1 (en) * 2003-06-26 2004-12-30 Rj Mears, Llc Methods of fabricating semiconductor structures having improved conductivity effective mass
US7531829B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance
US20040262594A1 (en) * 2003-06-26 2004-12-30 Rj Mears, Llc Semiconductor structures having improved conductivity effective mass and methods for fabricating same
US7153763B2 (en) 2003-06-26 2006-12-26 Rj Mears, Llc Method for making a semiconductor device including band-engineered superlattice using intermediate annealing
US20060267130A1 (en) * 2003-06-26 2006-11-30 Rj Mears, Llc Semiconductor Device Including Shallow Trench Isolation (STI) Regions with a Superlattice Therebetween
US20060220118A1 (en) * 2003-06-26 2006-10-05 Rj Mears, Llc Semiconductor device including a dopant blocking superlattice
US7612366B2 (en) * 2003-06-26 2009-11-03 Mears Technologies, Inc. Semiconductor device including a strained superlattice layer above a stress layer
US20060273299A1 (en) * 2003-06-26 2006-12-07 Rj Mears, Llc Method for making a semiconductor device including a dopant blocking superlattice
US6958486B2 (en) * 2003-06-26 2005-10-25 Rj Mears, Llc Semiconductor device including band-engineered superlattice
US7659539B2 (en) 2003-06-26 2010-02-09 Mears Technologies, Inc. Semiconductor device including a floating gate memory cell with a superlattice channel
US7514328B2 (en) * 2003-06-26 2009-04-07 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween
US20050279991A1 (en) * 2003-06-26 2005-12-22 Rj Mears, Llc Semiconductor device including a superlattice having at least one group of substantially undoped layers
US7227174B2 (en) * 2003-06-26 2007-06-05 Rj Mears, Llc Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
US7531828B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions
US7586116B2 (en) * 2003-06-26 2009-09-08 Mears Technologies, Inc. Semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US20070015344A1 (en) * 2003-06-26 2007-01-18 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions
US6833294B1 (en) 2003-06-26 2004-12-21 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
US7531850B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a memory cell with a negative differential resistance (NDR) device
US20070010040A1 (en) * 2003-06-26 2007-01-11 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer
US20050282330A1 (en) * 2003-06-26 2005-12-22 Rj Mears, Llc Method for making a semiconductor device including a superlattice having at least one group of substantially undoped layers
US7446002B2 (en) * 2003-06-26 2008-11-04 Mears Technologies, Inc. Method for making a semiconductor device comprising a superlattice dielectric interface layer
US7229902B2 (en) * 2003-06-26 2007-06-12 Rj Mears, Llc Method for making a semiconductor device including a superlattice with regions defining a semiconductor junction
US20070063186A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Method for making a semiconductor device including a front side strained superlattice layer and a back side stress layer
US20070063185A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Semiconductor device including a front side strained superlattice layer and a back side stress layer
US7491587B2 (en) * 2003-06-26 2009-02-17 Mears Technologies, Inc. Method for making a semiconductor device having a semiconductor-on-insulator (SOI) configuration and including a superlattice on a thin semiconductor layer
US7045813B2 (en) * 2003-06-26 2006-05-16 Rj Mears, Llc Semiconductor device including a superlattice with regions defining a semiconductor junction
US20070020833A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer
US20060011905A1 (en) * 2003-06-26 2006-01-19 Rj Mears, Llc Semiconductor device comprising a superlattice dielectric interface layer
US7598515B2 (en) * 2003-06-26 2009-10-06 Mears Technologies, Inc. Semiconductor device including a strained superlattice and overlying stress layer and related methods
US7768018B2 (en) 2003-10-10 2010-08-03 Wostec, Inc. Polarizer based on a nanowire grid
RU2240280C1 (ru) 2003-10-10 2004-11-20 Ворлд Бизнес Ассошиэйтс Лимитед Способ формирования упорядоченных волнообразных наноструктур (варианты)
DE10351059B4 (de) * 2003-10-31 2007-03-01 Roth & Rau Ag Verfahren und Vorrichtung zur Ionenstrahlbearbeitung von Oberflächen
US20110039690A1 (en) * 2004-02-02 2011-02-17 Nanosys, Inc. Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production
US8025960B2 (en) * 2004-02-02 2011-09-27 Nanosys, Inc. Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production
US7553371B2 (en) 2004-02-02 2009-06-30 Nanosys, Inc. Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production
CN101010780B (zh) * 2004-04-30 2012-07-25 纳米系统公司 纳米线生长和获取的体系和方法
US7785922B2 (en) 2004-04-30 2010-08-31 Nanosys, Inc. Methods for oriented growth of nanowires on patterned substrates
US20050279274A1 (en) * 2004-04-30 2005-12-22 Chunming Niu Systems and methods for nanowire growth and manufacturing
WO2006078281A2 (en) * 2004-07-07 2006-07-27 Nanosys, Inc. Systems and methods for harvesting and integrating nanowires
JP2008515654A (ja) * 2004-10-12 2008-05-15 ナノシス・インク. 導電性ポリマー及び半導体ナノワイヤに基づいてプラスチック電子部品を製造するための完全に集積化された有機層プロセス
US7473943B2 (en) * 2004-10-15 2009-01-06 Nanosys, Inc. Gate configuration for nanowire electronic devices
RU2267832C1 (ru) * 2004-11-17 2006-01-10 Александр Викторович Принц Способ изготовления микро- и наноприборов на локальных подложках
US7569503B2 (en) 2004-11-24 2009-08-04 Nanosys, Inc. Contact doping and annealing systems and processes for nanowire thin films
US7351346B2 (en) * 2004-11-30 2008-04-01 Agoura Technologies, Inc. Non-photolithographic method for forming a wire grid polarizer for optical and infrared wavelengths
US7561332B2 (en) * 2004-11-30 2009-07-14 Agoura Technologies, Inc. Applications and fabrication techniques for large scale wire grid polarizers
US7560366B1 (en) 2004-12-02 2009-07-14 Nanosys, Inc. Nanowire horizontal growth and substrate removal
KR100624461B1 (ko) * 2005-02-25 2006-09-19 삼성전자주식회사 나노 와이어 및 그 제조 방법
US7604690B2 (en) * 2005-04-05 2009-10-20 Wostec, Inc. Composite material for ultra thin membranes
JP2009513368A (ja) * 2005-09-23 2009-04-02 ナノシス・インコーポレイテッド ナノ構造体のドーピング方法
TWI316294B (en) * 2005-12-22 2009-10-21 Mears Technologies Inc Method for making an electronic device including a selectively polable superlattice
US7517702B2 (en) * 2005-12-22 2009-04-14 Mears Technologies, Inc. Method for making an electronic device including a poled superlattice having a net electrical dipole moment
US7741197B1 (en) 2005-12-29 2010-06-22 Nanosys, Inc. Systems and methods for harvesting and reducing contamination in nanowires
JP2009522197A (ja) * 2005-12-29 2009-06-11 ナノシス・インコーポレイテッド パターン形成された基板上のナノワイヤの配向した成長のための方法
US7718996B2 (en) * 2006-02-21 2010-05-18 Mears Technologies, Inc. Semiconductor device comprising a lattice matching layer
FI122010B (fi) * 2006-08-09 2011-07-15 Konstantin Arutyunov Ionisuihkuetsausmenetelmä ja -laitteisto
CN101573778B (zh) * 2006-11-07 2013-01-02 奈米系统股份有限公司 用于纳米线生长的系统与方法
KR100836426B1 (ko) * 2006-11-24 2008-06-09 삼성에스디아이 주식회사 비휘발성 메모리 소자 및 그 제조방법과 이를 포함한메모리 장치
US7786024B2 (en) * 2006-11-29 2010-08-31 Nanosys, Inc. Selective processing of semiconductor nanowires by polarized visible radiation
US20080129930A1 (en) * 2006-12-01 2008-06-05 Agoura Technologies Reflective polarizer configuration for liquid crystal displays
US7781827B2 (en) 2007-01-24 2010-08-24 Mears Technologies, Inc. Semiconductor device with a vertical MOSFET including a superlattice and related methods
US7928425B2 (en) * 2007-01-25 2011-04-19 Mears Technologies, Inc. Semiconductor device including a metal-to-semiconductor superlattice interface layer and related methods
US7880161B2 (en) 2007-02-16 2011-02-01 Mears Technologies, Inc. Multiple-wavelength opto-electronic device including a superlattice
US7863066B2 (en) * 2007-02-16 2011-01-04 Mears Technologies, Inc. Method for making a multiple-wavelength opto-electronic device including a superlattice
US7812339B2 (en) * 2007-04-23 2010-10-12 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures
US8668833B2 (en) * 2008-05-21 2014-03-11 Globalfoundries Singapore Pte. Ltd. Method of forming a nanostructure
KR102067922B1 (ko) 2009-05-19 2020-01-17 원드 매터리얼 엘엘씨 배터리 응용을 위한 나노구조화된 재료
US8623288B1 (en) 2009-06-29 2014-01-07 Nanosys, Inc. Apparatus and methods for high density nanowire growth
CN102386096A (zh) * 2010-08-31 2012-03-21 上海华虹Nec电子有限公司 改善ldmos性能一致性和稳定性的方法
WO2013006077A1 (en) * 2011-07-06 2013-01-10 Wostec, Inc. Solar cell with nanostructured layer and methods of making and using
KR20140054183A (ko) 2011-08-05 2014-05-08 워스텍, 인코포레이티드 나노구조 층을 갖는 발광 다이오드 및 그의 제조 및 사용 방법
WO2013089578A1 (en) * 2011-12-12 2013-06-20 Wostec, Inc. Sers-sensor with nanostructured surface and methods of making and using
WO2013109157A1 (en) 2012-01-18 2013-07-25 Wostec, Inc. Arrangements with pyramidal features having at least one nanostructured surface and methods of making and using
WO2013141740A1 (en) 2012-03-23 2013-09-26 Wostec, Inc. Sers-sensor with nanostructured layer and methods of making and using
WO2014142700A1 (en) 2013-03-13 2014-09-18 Wostec Inc. Polarizer based on a nanowire grid
WO2015077595A1 (en) 2013-11-22 2015-05-28 Mears Technologies, Inc. Vertical semiconductor devices including superlattice punch through stop layer and related methods
CN105900241B (zh) 2013-11-22 2020-07-24 阿托梅拉公司 包括超晶格耗尽层堆叠的半导体装置和相关方法
US9716147B2 (en) 2014-06-09 2017-07-25 Atomera Incorporated Semiconductor devices with enhanced deterministic doping and related methods
US20170194167A1 (en) * 2014-06-26 2017-07-06 Wostec, Inc. Wavelike hard nanomask on a topographic feature and methods of making and using
US9722046B2 (en) 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
EP3281231B1 (en) 2015-05-15 2021-11-03 Atomera Incorporated Method of fabricating semiconductor devices with superlattice and punch-through stop (pts) layers at different depths
WO2016196600A1 (en) 2015-06-02 2016-12-08 Atomera Incorporated Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control
US9558939B1 (en) 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source
WO2018093284A1 (en) 2016-11-18 2018-05-24 Wostec, Inc. Optical memory devices using a silicon wire grid polarizer and methods of making and using
WO2018156042A1 (en) 2017-02-27 2018-08-30 Wostec, Inc. Nanowire grid polarizer on a curved surface and methods of making and using
RU2671294C1 (ru) * 2017-11-28 2018-10-30 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора
CN110137254B (zh) * 2019-04-30 2021-07-09 中国科学技术大学 半导体栅极电控量子点及其制备方法
CN114497275A (zh) * 2021-12-29 2022-05-13 昆明物理研究所 硅量子点光伏异质结制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2141699C1 (ru) 1997-09-30 1999-11-20 Закрытое акционерное общество Центр "Анализ Веществ" Способ формирования твердотельных наноструктур

Similar Documents

Publication Publication Date Title
RU99124768A (ru) Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств
BG106739A (en) Method of the formation of a silicon nanostructure, a silicon quantum wire array and devices based thereon
US6566754B2 (en) Polycrystalline semiconductor device and its manufacture method
JPS59112620A (ja) 半導体装置の製造方法
DE102009018112B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes, insbesondere einer Solarzelle, mit einer lokal geöffneten Dielektrikumschicht sowie entsprechendes Halbleiterbauelement
CN104993009A (zh) 补偿掺杂阻挡杂质带太赫兹探测器芯片及其制备方法
Seager et al. Hydrogen passivation of polycrystalline silicon photovoltaic cells
JPH02152226A (ja) 半導体装置の製造方法
EP1465243A3 (en) Dummy copper deprocessing
US11195716B2 (en) Method of producing semiconductor epitaxial wafer and method of producing semiconductor device
JPS59103346A (ja) 半導体装置上の絶縁物層を選択的に加熱する方法
TW374203B (en) A method for forming a fine contact hole in a semiconductor device
CN104576832A (zh) 基于soi阻挡杂质带探测器的制备方法
JPH04125933A (ja) 半導体装置の製造方法
Vishnyakov et al. Topography development on selected inert gas and self-ion bombarded Si
JPS5730345A (en) Semiconductor device
Zeto et al. Fabrication and characterization of a GaAs lateral optical switch with Ni/Ge/Au ohmic contacts
JPS58299Y2 (ja) 改良された耐電圧特性を有する半導体素子
JPS5637671A (en) Semiconductor device
JPH03501312A (ja) 薄いシリコン装置の両側からの製造のための処理方法
van der Kuur et al. Argon-surface interactions in IBAD-deposited molybdenum films
RU96117820A (ru) Способ получения квантового интерференционного элемента
DE69926891T2 (de) Verfahren zur unterbrechung von metalldrähten
EP0851481A3 (en) Method of making an encapsulated metal lead for multi-level interconnect
Deutch et al. Pulsed, Q-switched ruby laser annealing of Bi implanted Si crystals investigated by channeling