RU2155386C2 - Схема возбуждения матрицы приводного зеркала, имеющая цифроаналоговый преобразователь - Google Patents

Схема возбуждения матрицы приводного зеркала, имеющая цифроаналоговый преобразователь Download PDF

Info

Publication number
RU2155386C2
RU2155386C2 RU97110118/09A RU97110118A RU2155386C2 RU 2155386 C2 RU2155386 C2 RU 2155386C2 RU 97110118/09 A RU97110118/09 A RU 97110118/09A RU 97110118 A RU97110118 A RU 97110118A RU 2155386 C2 RU2155386 C2 RU 2155386C2
Authority
RU
Russia
Prior art keywords
signal
thin
bit data
mirrors
pulse
Prior art date
Application number
RU97110118/09A
Other languages
English (en)
Other versions
RU97110118A (ru
Inventor
Вун ЛИ Геун (KR)
Вун ЛИ Геун
Киюнг ВУ Санг (KR)
Киюнг Ву Санг
Original Assignee
Дэу Электроникс Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Дэу Электроникс Ко., Лтд. filed Critical Дэу Электроникс Ко., Лтд.
Publication of RU97110118A publication Critical patent/RU97110118A/ru
Application granted granted Critical
Publication of RU2155386C2 publication Critical patent/RU2155386C2/ru

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
    • H04N5/7416—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
    • H04N5/7458—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal the modulator being an array of deformable mirrors, e.g. digital micromirror device [DMD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/30—Picture reproducers using solid-state colour display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Led Devices (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Изобретение относится к формированию видеосигнала и может быть использовано в оптических проекционных системах. Техническим результатом является повышение разрешающей способности. Схема содержит средство памяти, средство для получения из импульса развертки импульсов синхронизации и управления, средство для выработки сигнала разрешения, множество средств возбуждения, триггеры-защелки, передаточные вентили и средство преобразования. 2 з.п. ф-лы, 9 ил.

Description

Изобретение относится к схеме возбуждения для оптической проекционной системы, а более конкретно - к схеме возбуждения матрицы приводного зеркала, в которую входит цифроаналоговый преобразователь (ЦАП).
Среди многочисленных систем изображения, применяемых в технике, известна оптическая проекционная система, которая позволяет получать высокое качество изображений большого размера. Двумя примерами такой оптической проекционной системы является система на основе жидкокристаллического дисплея (ЖКД), использующая матрицу жидкокристаллических ячеек, и система на основе матрицы приводного зеркала (МПЗ), использующая матрицу зеркал с приводами. Каждая жидкокристаллическая ячейка и каждое приводное зеркало в соответствующих системах служат элементом изображения ("пиксель"), где пиксель представляет собой точечное изображение, отображаемое на экране и возбуждаемое устройством переключения, таким как тонкопленочный транзистор (ТПТ). ТПТ возбуждается сигналом напряжения, который формируется из сигнала изображения так, чтобы точка имела любое одно значение из множества разрешений или числа разбиений (градаций), пропорциональное величине амплитуды сигнала напряжения.
Из патента США N 5138309, выбранного в качестве прототипа, известна схема возбуждения тонкопленочных приводных зеркал в столбцах в матрице тонкопленочных приходных зеркал размером MxN, где M и N общее число соответственно столбцов и строк в матрице, содержащая память для хранения цифрового видеосигнала, имеющего множество строчных видеосигналов, средство для получения из импульса развертки импульса синхронизации, средство для получения из импульса развертки импульса управления, средство дли выборки сигнала разрешения. Предложенная в патенте США схема возбуждения является сложной и дорогой.
В основу данного изобретения положена задача разработать схему возбуждения матрицы приводного зеркала, в которой используется цифроаналоговый преобразователь для эффективного достижения дискретного изображения.
Согласно настоящему изобретению схема возбуждения тонкопленочных приводных зеркал в столбцах в матрице тонкопленочных приводных зеркал размером MxN, где M и N - целые числа, обозначающие соответственно столбец и строку в матрице, каждое из тонкопленочных приводных зеркал предназначено для отражения падающего на него светового луча и выполнено с возможностью деформации в ответ на напряжение сигнала, приложенного к нему через элемент переключения, принадлежащий тому же столбцу и предназначенный для изменения оптической траектории отраженного тонкопленочного приводного зеркала светового луча, содержит средство памяти, предназначенное для хранения цифрового видеосигнала, имеющего множество строчных видеосигналов, развертываемых в соответствии с импульсом развертки, и выдачи последовательно. N n-разрядных сигналов данных, средство для получения из импульса развертки импульса синхронизации, предназначенное для возбуждения N тонкопленочных приводных зеркал в том же столбце, средство для получения из импульса развертки импульса управления, следующего за импульсом синхронизации с интервалом, в качестве которого используется число N n - разрядных данных, и связанного с ним по длительности, и средство для выработки сигнала разрешения.
Схема также содержит множество средств возбуждения, предназначенных в ответ на сигнал разрешения для последовательного индивидуального возбуждения заданного числа тонкопленочных приводных зеркал в соответствующем столбце матрицы, каждое из средств возбуждения включает последовательную схему, предназначенную для выработки последовательного сигнала для разрешения соответствующему числу n-разрядных сигналов данных приема в последовательность путем использования импульса развертки и сигнала разрешения, средство из входных триггеров-защелок, каждый из которых выполнен с возможностью временного хранения одного соответствующего последовательному сигналу числа n-разрядных сигналов данных, средство из передаточных вентилей, каждый из которых предназначен для одновременного вывода n-разрядных сигналов данных из каждого входного триггера-защелки синхронно с интервалом между первым и вторым импульсами, средства преобразования, каждое из которых выполнено с возможностью преобразования n-разрядного сигнала данных, передаваемого от соответствующего передаточного вентиля, в величину аналогового напряжения, пропорциональную значению n-разрядного сигнала данных средства усиления, каждое из которых выполнено с возможностью усиления величины аналогового напряжения для выработки напряжения сигнала, подаваемого на каждое заданное число тонкопленочных приводных зеркал.
Желательно, чтобы средство преобразования включало бы в себя цифроаналоговый преобразователь.
Желательно, чтобы величина аналогового напряжения была равна одному из различных дискретных значений 2N выше заданного диапазона рабочих напряжений, подаваемых на цифроаналоговый преобразователь.
В дальнейшем изобретение поясняется конкретным вариантом его осуществления со ссылками на сопровождающие чертежи, на которых:
фиг. 1 изображает схематически вид матрицы тонкопленочных приводных зеркал, предназначенных для использования в оптической проекционной системе,
фиг. 2 изображает схему устройства возбуждения МПЗ согласно настоящему изобретению,
фиг. 3 изображает подробное размещение одного из модулей возбуждения, показанных на фиг. 2,
фиг. 4 изображает подробную структуру одного из субмодулей возбуждения, показанных на фиг. 3,
фиг. 5 изображает принципиальную схему одной из узлов триггера-защелки/ЦАП, показанных на фиг. 4,
фиг. 6 изображает принципиальную схему одного из ЦАП, показанных на фиг. 5,
фиг. 7, 8 и 9 изображают графики, показывающие временные формы сигналов в различных точках схемы возбуждения столбцов.
Варианты осуществления настоящего изобретения
На фиг. 1 схематически показано сечение отдельной части матрицы 50 тонкопленочных приводных зеркал ("МПЗ") 40 размером M x N, предназначенной для использования в оптической проекционной системе, где M и N - целые числа, например 640 и 480, и обозначают строку и столбец в матрице 50, соответственно.
Матрица 50, которая работает обычно в диапазоне рабочих напряжений 0 ... 15 В, содержит активную матрицу 10 и матрицу 50 тонкопленочных приводных зеркал 40 размером M x N. Активная матрица 10 включает в себя подложку 12, матрицу элементов переключения размером M x N, например ТПТ (не показано), и матрицу подсоединительных выводов 14 размером M x N.
Каждое тонкопленочное приводное зеркало 40 включает в себя опорный узел 42, выполненный в канале 46, эластичный узел 48, первый тонкопленочный электрод 62, тонкопленочный узел 64, перемещаемый под действием электрического сигнала, и второй тонкопленочный электрод 66. Первый тонкопленочный электрод 62, изготовленный из электропроводного материала, электрически подсоединен к элементу переключения через канал 46 и соединительный вывод 14, таким образом выполняя роль сигнального электрода в тонкопленочном приводном зеркале 40. Тонкопленочный узел 64 с перемещающимся электродом изготовлен из материала, перемещающегося под действием электрического сигнала, такого как пьезоэлектрик или электрострикционный материал, который деформируется в ответ на прикладываемое к нему электрическое поле. Второй тонкопленочный электрод 66, изготовленный из электропроводного и электроотражающего материала, выполняет роль зеркала, а также электрода в тонкопленочном приводном зеркале 40, на который подается напряжение смещения.
В такой системе МПЗ свет от лампы равномерно освещает матрицу 50 тонкопленочных приводных зеркал 40. Световой луч, отраженный от второго тонкопленочного электрода 66 в каждом из приводных зеркал 50, падает на апертуру экрана. При подаче электрического сигнала на каждое из приводных зеркал 50 изменяется положение второго тонкопленочного электрода 66 в каждом из приводных зеркал 40 относительно падающего светового луча, вызывая таким образом изменение оптической траектории отраженного от второго тонкопленочного электрода 66 луча в каждом из приводных зеркал 40. Поскольку оптическая траектория каждого отраженного луча варьируется, то изменяется величина проходящего через апертуру светового пучка, отраженного от второго тонкопленочного электрода 66, в каждом приводном зеркале 40, модулируя таким образом интенсивность светового луча. Модулированные лучи передаются через апертуру на проекционный экран через соответствующее оптическое устройство, такое как проекционный объектив, чтобы получить на нем изображение. Одна из МПЗ систем описана в поданной собственной заявке US N 06/331339, озаглавленной "Матрица тонкопленочного приводного зеркала и способ ее изготовления", которая включена здесь в виде ссылки.
На фиг. 2 показана блок-схема цепи устройства возбуждения МПЗ 50, где МПЗ 50 показана с множеством ТПТ 52, которые размещены на пересечении линий 54 данных и линий 56 выбора. Так как каждая линия 56 выбора выбирается последовательно, сигнал поданных подается на сигнальную линию 54 в виде сигнала напряжения, которая в отдельности связана с каждой строкой тонкопленочных приводных зеркал 40, обеспечивая таким образом горизонтальную развертку видеосигнала изображения на экране.
Схема устройства возбуждения содержит память 170 кадра и 5 модульных корпусов интегральных схем (ИС) 100, 110, 120, 130, 140, имеющих 128-каналов в сущности идентичных по структуре. Видеосигнал в виде цифрового сигнала данных подается через входной вывод 172 в память 170 кадра для его хранения. Как хорошо известно в технике, видеосигнал содержит множество видеосигналов горизонтальной развертки, сканируемых в соответствии с импульсом развертки. Каждый строчный видеосигнал делится на число, равное N, т.е. 640, цифровых сигналов, каждый из которых имеет 8-разрядные данные. Сохраненные цифровые сигналы данных в памяти 170 кадра последовательно подаются на ИС 100 - 140.
Все пять 128-канальных корпусов ИС 100 - 140 предназначены для индивидуального воздействия на заданное число, например 128, тонкопленочных приводных зеркал 40, расположенных в столбце, которые будут описаны ниже со ссылками на фиг. 2.
Ряд сигналов синхронизации и возбуждения, которые вырабатываются в генераторе 180 сигнала управления и используются для управления схемы возбуждения (фиг. 2), представлен далее со ссылками на фиг. 7, 8 и 9.
Как хорошо известно в технике, в стандарте НТСЦ (ТС) импульс горизонтальной синхронизации "Hsyn" имеет период около 63,5 мкс (фиг. 7A), который соответствует времени, выбранному для развертки по горизонтальной строке видеосигнала, и эффективная визуальная информация появляется только в течение 51,6 мкс. Допустим теперь, что число тонкопленочных приводных зеркал 40 в пределах столбца равно 640, то частота "Fsys" точечной горизонтальной синхронизации, необходимая для возбуждения по горизонтали точек тонкопленочного приводного зеркала, становится около 12,4 МГц (= 640/51,6 мкс), как показано на фиг. 7B.
Чтобы получить интервал эффективной визуальной информации из времени горизонтальной развертки, используют два коротких импульса "HC T74" и "HC T714" (фиг. 7C и 7D). Каждый импульс HC T74 и импульс HC T714 вырабатывается во время 74-го и 714-го импульсов синхронизации последовательности импульсов горизонтальной точечной синхронизации, производя отсчет от каждой начальной точки T1 развертки, соответственно. Активный интервал длительности "A" с высоким логическим уровнем, имеющий 640 импульсов синхронизации точек между импульсом HC T74 и импульсом HC T714, следуемый за активным интервалом "B" с низким логическим уровнем и длительностью, равной 11,38 мкс, образуют затем сигнал "LDAC" управления данными (фиг. 7E). В течение интервала длительности A 640 сигналов данных, в качестве эффективной визуальной информации, используются в корпусных ИС 110 - 150, тогда как в течение интервала B защелкнутые 640 сигналов данных выводятся из корпусов ИС на время, чтобы получить одновременно 640 тонкопленочных зеркал в столбце.
Частота Fsys сигнала горизонтальной точечной синхронизации делится на 2 для формирования сигнала A0 адреса (фиг. 8B), сигнал A0 адреса делится на 2 для формирования сигнала A1 адреса (фиг. 8C), сигнал A1 адреса делится на 2 для формирования сигнала A2 адреса (фиг. 8D), сигнал A2 адреса делится на 2 для формирования сигнала A3 адреса (фиг. 8E), и сигнал A3 адреса делится на 2 для формирования сигнала A4 адреса (фиг. 8C).
Сигналы селекции корпусов с активным низким логическим уровнем, /PKG 1, / PKG 2, / PKG 3, / PKG 4, / PKG 5 (фиг. 9A - 9E) используются последовательно, поступая на корпуса ИС соответственно.
На фиг. 3 представлена принципиальная схема корпусов ИС, показанных на фиг. 1, на котором показан только один корпус, например 100. Корпус ИС 100 включает в себя четыре 32-канальных модуля 200, 202, 204, 206 возбуждения тонкопленочных приводных зеркал, в сущности идентичных по построению, и, в свою очередь, каждый модуль 200, 202, 204, 206 возбуждения включает в себя три узла, т. е. декодер 210, 212, 214, 216, узел 220, 222, 224, 226 тригера-защелки, ЦАП и узел 230, 232, 234, 236 ОУ, соответственно.
Согласно настоящему изобретению декодер, узел тригера-защелки, ЦАП и узел ОУ в каждом из четырех модулей 200, 202, 204, 206 можно выполнить в интегральном исполнении на одном кристалле гибридной ИС, и, в свою очередь, четыре кристалла гибридной ИС можно выполнить в интегральном исполнении в виде одного корпуса ИС (фиг. 2) с использованием методики МСМ (многокристальный модуль).
Кроме того, на фиг. 4 изображена принципиальная схема одного, например 200, из модулей возбуждения, показанных на фиг. 2.
Узел 220 триггер-защелки/ЦАП включает в себя восемь схем 300 - 370 триггеров-защелок, узел 230 ЦАП и узел 230 ОУ включает в себя восемь ЦАП и схем 400-470 ОУ, соответственно.
Декодеры 210 - 216 последовательно дают возможность путем набора сигналов выбора кристалла с активным низким уровнем, /CHIPS1, /CHIPS2, /CHIPS3, /CHIPS4 (фиг. 9F - 9I) вместе с сигналами выбора корпуса. Сигналы A2A3A4 адреса, подсоединенные к декодеру 210, используются, чтобы определить, какие схемы триггеров-защелок будут выбираться для приема 8-разрядных входных сигналов по шине "ДАННЫЕ" данных. Декодер 210 в ответ на сигнал A2A3A4 адреса последовательно вырабатывает восемь сигналов разрешения для триггеров-защелок /WR0 - WR7 (фиг. 9K - 9R). Сигналы разрешения триггеров-защелок /WR0 - WR7 подаются в схемы 300 - 370 триггеров-защелок, соответственно.
Каждая из восьми схем триггеров-защелок 300 - 370 временно сохраняет четыре 8-разрядных сигналов данных в последовательности в соответствии с сигналами разрешения триггеров-защелок /WR0 - /WR7 от декодера 210 и одновременно выводит сохраненные сигналы данных, поступающие на восемь схем ЦАП и, в свою очередь, восемь схем ОУ 400 - 470, соответственно.
Каждая из восьми схем ЦАП и ОУ 400 - 470 получает от 8-разрядных сигналов данных сигнальные напряжения, соответствующие сигналам данных, которые будут подаваться на тонкопленочные приводные зеркала 40, соответственно.
На фиг. 5 представлена принципиальная схема одной, например 300, из схем триггеров-защелок, показанных на фиг. 4.
Схема 300 триггера-защелки включает в себя последовательную схему 30, узел 80 входных данных и узел 90 выходных данных. Узел 80 входных данных имеет набор четырех триггеров-защелок 82, 84, 86, 88 входных данных. Каждый триггер-защелка 82, 84, 86, 88 входных данных, который является обычным D-триггером (D-FF), временно сохраняет в последовательности восьмиразрядный сигнал данных на шине ДАННЫЕ данных под управлением последовательной схемы 30. Последовательная схема 30 имеет три инвертора 22, 24, 26 и четыре И-вентиля 32, 34, 36, 38. Первый инвертор 22 инвертирует выходной сигнал (WR0), поступающий от декодера 210, и второй и третий инверторы 24 и 26 инвертируют сигналы A0 и A1 адреса, соответственно.
Первый И-вентиль 32 выполняет операцию логического И на выходах инверторов 22, 24, 26. Полученный в результате выходной сигнал от И-вентиля 32 подается на первый триггер-защелку 82 в качестве сигнала управления, разрешая триггеру-защелке 52 принимать первый 8-разрядный сигнал данных по шине ДАННЫЕ данных.
Второй И-вентиль 34 выполняет операцию логического И на выходах инверторов 22, 26 и адресного сигнала A0. Полученный в результате выходной сигнал от И-вентиля 34 подается на второй триггер-защелку 84 в качестве сигнала управления, разрешая триггеру-защелке 84 принимать второй 8-разрядный сигнал данных по шине ДАННЫЕ данных.
Третий И-вентиль 36 выполняет операцию логического И на выходах инверторов 22, 24 и адресного сигнала A1. Полученный в результате выходной сигнал от И-вентиля 36 подается на триггер-защелку 66 в качестве сигнала управления, разрешая триггеру-защелке 86 защелкивать третий 8-разрядный сигнал данных по шине ДАННЫЕ данных.
Четвертый И-вентиль 38 выполняет операцию логического И на выходе инвертора 22 и адресных сигналов A0, A1. Полученный в результате выходной сигнал от И-вентиля 38 подается на четвертый триггер-защелку 88 в качестве сигнала управления, разрешая триггеру-защелке 88 защелкивать четвертый 8-разрядный сигнал данных по шине ДАННЫЕ данных.
Узел 90 выходных данных включает в себя инвертор 28, выполняющий операцию инверсии для сигнала /LDAC управления данными и набор четырех передаточных вентилей 92, 94, 96, 98. Каждый из вентилей 92, 94, 96, 98, который является обычным D-триггером, служит для вывода сигналов данных, передаваемых из входных триггеров-защелок 82, 84, 86, 88 при переходе сигнала на выходе инвертора 28 в положительное состояние.
Ниже будет описана работа предлагаемой схемы устройства возбуждения матрицы приводного зеркала.
Когда оба сигнала выбора /PKGS1 и /CHIPS1 имеют активный нижний уровень и код адресного сигнала (A4, A3, A2) равен (000), декодер 210 разрешает и затем вырабатывает сигнал /WR0 с активным нижним уровнем (фиг. 8I). Сигнал /WR0 с активным нижним уровнем инвертируется первым инвертором 22 и затем подается на каждый И-вентиль 32 - 38. В это время, если код адресного сигнала (A1AО) равен (00), то первый восьмиразрядный сигнал данных защелкивается в первом D-триггере 82 во время положительного перехода выходного сигнала первого И-вентиля 32, если адресный код (A1A0) становится равным (01), то второй восьмиразрядный сигнал данных защелкивается во втором D-триггере D-FF 84 во время положительного перехода выходного сигнала второго И-вентиля 34, если адресный код (A1AО) становится равным (10), то третий восьмиразрядный сигнал данных защелкивается в третьем D-триггере D-FF 86 во время положительного перехода выходного сигнала третьего И-вентиля 36, если адресный код (A1A0) становится равным (11), то четвертый восьмиразрядный сигнал данных защелкивается в четвертом D-триггере D-FF 88 во время положительного перехода выходного сигнала четвертого И-вентиля 38.
С другой стороны, когда первый до четвертого 8-разрядные сигналы данных подаются на D-триггеры D-FF 82 - 88, так как адресный код (A4, A3, A2) становится равным (100), то декодер 210 вырабатывает сигнал /WR1 разрешения триггера-защелки. В ответ на сигнал /WR1 разрешения триггера-защелки, схема 310 триггера-защелки (фиг. 4) разрешает пятому до восьмого 8-разрядным сигналам данных последовательно защелкиваться в этих соответствующих D-триггерах, соответственно.
Вышеописанная операция повторяется в ответ на схему 370 триггера-защелки до тех пор, пока 1-ый - 32-ой сигналы данных защелкиваются в узле 220 триггера-защелки (фиг. 3).
Аналогично, так как на оставшиеся модули 202, 204, 206 последовательно подаются сигналы выбора /PKGS1 и /CHIPS1 - /CHIPS4, элемент с 32 сигналами данных последовательно сохраняется в триггерах-защелках входных данных внутри модулей 202, 204, 206, соответственно. Впоследствии, поскольку на пять корпусов ИС 100 - 140 (фиг. 2) последовательно подаются сигналы выбора корпуса, набор из 128 сигналов данных хранится в триггерах-защелках входных данных внутри корпусов ИС, соответственно, достигая таким образом хранения в общем 640 сигналов данных в течение интервала длительности "A", имеющего 640 точечных импульсов синхронизации сигнала /LDAC управления данных (фиг. 7E).
После этого 640 сигналов данных, защелкнутых во входных триггерах-защелках, начинают одновременно передаваться на ЦАП и ОУ, синхронно с положительным переходом инвертированного сигнала управления данных при помощи инвертора 28 через передаточные вентили. Передача заканчивается в течение интервала длительности "B" (фиг. 7E).
На фиг. 6 показана принципиальная схема одного, например 400-го, из схем ОУ, показанного на фиг. 4.
Каждый из 8-разрядных сигналов данных и D-триггеров D-FF 92, 94, 96, 98 подается на входные выводы D0 - D7 каждого ЦАП, соответственно. На фиг. 6 показана только одна принципиальная схема ЦАП, например 302, с целью упрощения. ЦАП 302 преобразовывает его в аналоговое напряжение с величиной, пропорциональной подаваемому на него цифровому значению. Величина аналогового напряжения может принимать любое одно из многочисленных различных дискретных значений, то есть, 256 (= 28) различных значений свыше заданного диапазона рабочих напряжений Vref, прикладываемых к ЦАП 302. ЦАП 302 передает преобразованное аналоговое напряжение на свой соответствующий ОУ 400. ОУ 400 служит для усиления величины аналогового напряжения до сигнала с напряжением, находящимся в диапазоне 0 ... 15 В, адаптированного для возбуждения МП3 50. Усиленный сигнал напряжения подается в источник ТПТ 52, который включается при помощи линии 56 выбора. Соответственно, приводное зеркало 40, связанное с ТПТ 52 заряжается до уровня усиленного сигнала напряжения.
Хотя предпочтительный вариант воплощения настоящего изобретения был раскрыт для разъяснения принципа работы, специалистам будет ясно, что возможны различные модификации, добавления и изменения без отклонения масштаба и духа изобретения, раскрытого в сопроводительной формуле изобретения.

Claims (3)

1. Схема возбуждения тонкопленочных производных зеркал в столбцах в матрице тонкопленочных приводных зеркал размером M x N, где M и N - целые числа, обозначающие соответственно столбец и строку в матрице, каждое из тонкопленочных приводных зеркал предназначено для отражения падающего на него светового луча и выполнено с возможностью деформации в ответ на напряжение сигнала, приложенного к нему через элемент переключения, принадлежащий тому же столбцу и предназначенный для изменения оптической траектории отраженного от тонкопленочного приводного зеркала светового луча, содержащая средство памяти, предназначенное для хранения цифрового видеосигнала, имеющего множество строчных видеосигналов, развертываемых в соответствии с импульсом развертки, и выдачи последовательно N n-разрядных сигналов данных, средство для получения из импульса развертки импульса синхронизации, предназначенное для возбуждения N тонкопленочных приводных зеркал в том же столбце, средство для получения из импульса развертки импульса управления, следующего за импульсом синхронизации с интервалом, в качестве которого используется число N n-разрядных данных, и связанного с ним по длительности, и средство для выработки сигнала разрешения, отличающаяся тем, что содержит множество средств возбуждения, предназначенных в ответ на сигнал разрешения для последовательного индивидуального возбуждения заданного числа тонкопленочных приводных зеркал в соответствующем столбце матрицы, каждое из средств возбуждения включает последовательную схему, предназначенную для выработки последовательного сигнала для разрешения соответствующему числу n-разрядных сигналов данных прием в последовательность путем использования импульса развертки и сигнала разрешения, средство из входных триггеров-защелок, каждый из которых выполнен с возможностью временного хранения одного соответствующего последовательному сигналу числа n-разрядных сигналов данных, средство из передаточных вентилей, каждый из которых предназначен для одновременного вывода n-разрядных сигналов данных из каждого входного триггера-защелки синхронно с интервалом между первым и вторым импульсами, средства преобразования, каждое из которых выполнено с возможностью преобразования n-разрядного сигнала данных, передаваемого от соответствующего передаточного вентиля, в величину аналогового напряжения, пропорциональную значению n-разрядного сигнала данных средства усиления, каждое из которых выполнено с возможностью усиления величины аналогового напряжения для выработки напряжения сигнала, подаваемого на каждое заданное число тонкопленочных приводных зеркал.
2. Устройство по п. 1, отличающееся тем, что средство преобразования включает в себя цифроаналоговый преобразователь.
3. Устройство по п.2, отличающееся тем, что величина аналогового напряжения равна одному из различных дискретных значений 2N выше заданного диапазона рабочих напряжений, подаваемых на цифроаналоговый преобразователь.
RU97110118/09A 1994-11-11 1995-11-10 Схема возбуждения матрицы приводного зеркала, имеющая цифроаналоговый преобразователь RU2155386C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019940029494A KR0149215B1 (ko) 1994-11-11 1994-11-11 픽셀 구동 회로
KR1994/29494 1994-11-11

Publications (2)

Publication Number Publication Date
RU97110118A RU97110118A (ru) 1999-05-27
RU2155386C2 true RU2155386C2 (ru) 2000-08-27

Family

ID=19397603

Family Applications (1)

Application Number Title Priority Date Filing Date
RU97110118/09A RU2155386C2 (ru) 1994-11-11 1995-11-10 Схема возбуждения матрицы приводного зеркала, имеющая цифроаналоговый преобразователь

Country Status (18)

Country Link
US (1) US5793348A (ru)
EP (1) EP0712245B1 (ru)
JP (1) JPH10508953A (ru)
KR (1) KR0149215B1 (ru)
AU (1) AU689661B2 (ru)
BR (1) BR9509647A (ru)
CA (1) CA2204852A1 (ru)
CZ (1) CZ288232B6 (ru)
DE (1) DE69517654T2 (ru)
ES (1) ES2148405T3 (ru)
HU (1) HUT77726A (ru)
MY (1) MY112487A (ru)
PE (1) PE43197A1 (ru)
PL (1) PL178107B1 (ru)
RU (1) RU2155386C2 (ru)
TW (1) TW388848B (ru)
UY (1) UY24085A1 (ru)
WO (1) WO1996015622A1 (ru)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
EP0810458B1 (en) * 1996-05-29 2001-09-19 Daewoo Electronics Co., Ltd Array of thin film actuated mirrors and method for the manufacture thereof
US5930025A (en) * 1996-05-29 1999-07-27 Daewoo Electronics Co., Ltd. Array of thin film actuated mirrors and method for the manufacture thereof
US6441758B1 (en) * 1997-11-27 2002-08-27 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit and semiconductor device
KR100535348B1 (ko) * 1998-04-22 2006-02-28 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 그레이 스케일 조정방법
US6962419B2 (en) 1998-09-24 2005-11-08 Reflectivity, Inc Micromirror elements, package for the micromirror elements, and projection system therefor
WO2000038433A1 (en) * 1998-12-22 2000-06-29 Daewoo Electronics Co., Ltd. Image display system using a thin-film actuated mirror array
JP2000194282A (ja) * 1998-12-24 2000-07-14 Daewoo Electronics Co Ltd 映像ディスプレーシステム
JP2001051661A (ja) 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
US6608621B2 (en) * 2000-01-20 2003-08-19 Canon Kabushiki Kaisha Image displaying method and apparatus
US7170485B2 (en) * 2000-01-28 2007-01-30 Intel Corporation Optical display device having a memory to enhance refresh operations
US7012731B2 (en) * 2000-08-30 2006-03-14 Reflectivity, Inc Packaged micromirror array for a projection display
JP5127089B2 (ja) 2000-10-17 2013-01-23 キヤノン株式会社 表示装置、投射型表示装置、光変調装置の駆動装置、及び光変調装置の駆動方法
US7023606B2 (en) * 2001-08-03 2006-04-04 Reflectivity, Inc Micromirror array for projection TV
US6902281B2 (en) * 2002-01-23 2005-06-07 Bennett Optical Research, Inc. Adaptive optic mirror
US7042622B2 (en) 2003-10-30 2006-05-09 Reflectivity, Inc Micromirror and post arrangements on substrates
US6741384B1 (en) * 2003-04-30 2004-05-25 Hewlett-Packard Development Company, L.P. Control of MEMS and light modulator arrays
US7148910B2 (en) 2003-11-06 2006-12-12 Eastman Kodak Company High-speed pulse width modulation system and method for linear array spatial light modulators
ES2504174T3 (es) * 2005-02-23 2014-10-08 Pixtronix, Inc. Procedimientos y aparatos de representación visual
JP5397219B2 (ja) * 2006-04-19 2014-01-22 イグニス・イノベーション・インコーポレイテッド アクティブマトリックス表示装置用の安定な駆動スキーム
CN103117732B (zh) * 2013-02-22 2015-12-09 哈尔滨工程大学 多路视频脉冲信号发生装置及方法
CN103117733B (zh) * 2013-02-25 2015-08-19 华东师范大学 一种数字微镜器件驱动波形发生器
KR102267237B1 (ko) * 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2606596C2 (de) * 1976-02-19 1982-05-13 Philips Patentverwaltung Gmbh, 2000 Hamburg Integrierte Lichtmodulationsmatrix für die Bilddarstellung und Bildprojektion
JP2642204B2 (ja) * 1989-12-14 1997-08-20 シャープ株式会社 液晶表示装置の駆動回路
US5035475A (en) * 1990-03-15 1991-07-30 Aura Systems, Inc. Unique modulation television
US5138309A (en) * 1990-04-03 1992-08-11 Aura Systems, Inc. Electronic switch matrix for a video display system
JPH07109544B2 (ja) * 1991-05-15 1995-11-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置並びにその駆動方法及び駆動装置
EP0530761B1 (en) * 1991-09-06 1996-04-17 Texas Instruments Incorporated Partitioned frame memory for spatial light modulator
JP3189990B2 (ja) * 1991-09-27 2001-07-16 キヤノン株式会社 電子回路装置
JPH05100635A (ja) * 1991-10-07 1993-04-23 Nec Corp アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法
DE69420437T2 (de) * 1993-02-19 1999-12-23 Asahi Glass Co Ltd Anzeigevorrichtung und Verfahren zur Erzeugung von Datensignalen für eine Anzeigevorrichtung
US5604510A (en) * 1995-01-10 1997-02-18 Palomar Technologies Corporation Liquid crystal display drive with voltage translation

Also Published As

Publication number Publication date
CZ288232B6 (en) 2001-05-16
ES2148405T3 (es) 2000-10-16
US5793348A (en) 1998-08-11
MY112487A (en) 2001-06-30
EP0712245A3 (en) 1997-03-26
UY24085A1 (es) 1996-04-11
KR0149215B1 (ko) 1998-10-15
MX9703406A (es) 1997-07-31
DE69517654D1 (de) 2000-08-03
CA2204852A1 (en) 1996-05-23
PE43197A1 (es) 1997-11-27
WO1996015622A1 (en) 1996-05-23
HUT77726A (hu) 1998-07-28
TW388848B (en) 2000-05-01
PL320195A1 (en) 1997-09-15
CZ141997A3 (cs) 1998-02-18
AU3816595A (en) 1996-06-06
EP0712245A2 (en) 1996-05-15
AU689661B2 (en) 1998-04-02
EP0712245B1 (en) 2000-06-28
KR960018657A (ko) 1996-06-17
JPH10508953A (ja) 1998-09-02
BR9509647A (pt) 1997-09-16
DE69517654T2 (de) 2000-10-19
PL178107B1 (pl) 2000-02-29

Similar Documents

Publication Publication Date Title
RU2155386C2 (ru) Схема возбуждения матрицы приводного зеркала, имеющая цифроаналоговый преобразователь
KR100346878B1 (ko) 블럭리셋및보조메모리로다중화된메모리타이밍
US5490009A (en) Enhanced resolution for digital micro-mirror displays
US20080231568A1 (en) Efficient spatial modulator system
KR100221765B1 (ko) 필드 갱신용 변형가능한 미러 디바이스 및 필드 어드레싱 방법
US20080007576A1 (en) Image display device with gray scales controlled by oscillating and positioning states
JPH04322296A (ja) アドレスできるマトリックス装置
RU97110118A (ru) Схема возбуждения матрицы приводного зеркала, имеющая цифроаналоговый преобразователь
US7167152B2 (en) Optoelectronic-device substrate, method for driving same, digitally-driven liquid-crystal-display, electronic apparatus, and projector
KR100463465B1 (ko) 전기 광학 장치 구동 회로, 전기 광학 장치 및 이들을 이용한 전자 장치
US5670977A (en) Spatial light modulator having single bit-line dual-latch memory cells
JP3529190B2 (ja) 固体撮像装置
US6107979A (en) Monolithic programmable format pixel array
US8289254B2 (en) Liquid crystal display apparatus, drive method thereof, and liquid crystal projection apparatus
Boysel et al. Deformable mirror light modulators for image processing
US7916381B2 (en) Spatial light modulator including drive lines
JP2003529103A (ja) 反射形ｌｃｄ用のサンプルホールド列バッファ
US7126570B2 (en) Liquid crystal device, image processing device, image display apparatus with these devices, signal input method, and image processing method
JPH1195251A (ja) 液晶表示装置
KR100203588B1 (ko) 투사형 화상처리시스템의 화소보정제어신호발생장치
KR100192612B1 (ko) Ama 픽셀 구동회로
KR100262740B1 (ko) 박막형 광로 조절 장치의 구동 회로
JPH07318818A (ja) 空間光変調素子
KR100262739B1 (ko) 박막형 광로 조절 장치의 구동 회로
JPH04177321A (ja) 液晶表示パネルの駆動方法

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20031111