CZ141997A3 - Budicí obvod ovládaného seskupení zrcadel s číslicově analogovým převodníkem - Google Patents
Budicí obvod ovládaného seskupení zrcadel s číslicově analogovým převodníkem Download PDFInfo
- Publication number
- CZ141997A3 CZ141997A3 CZ971419A CZ141997A CZ141997A3 CZ 141997 A3 CZ141997 A3 CZ 141997A3 CZ 971419 A CZ971419 A CZ 971419A CZ 141997 A CZ141997 A CZ 141997A CZ 141997 A3 CZ141997 A3 CZ 141997A3
- Authority
- CZ
- Czechia
- Prior art keywords
- signal
- bit data
- pulse
- mirrors
- actuated
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
- G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
- H04N5/7416—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
- H04N5/7458—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal the modulator being an array of deformable mirrors, e.g. digital micromirror device [DMD]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/30—Picture reproducers using solid-state colour display devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Analogue/Digital Conversion (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Led Devices (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
Budicí obvod ovládaného seskupeni zrcadel s číslicové analogovým převodníkem. L 6 HA 8 2
I oisoa
Oblast techniky j *
Vynalez se týká budicího obvodu pro optický projekční sy^tén^ S ζ 0 a zviaste budicího obvodu ovládaného seskupení zrcadel se ’ .r.o • Λ zabudovaným číslicově analogovým převodníkem (DAC=digital-ite©-^> analog converter).
Dosavadní stav techniky
Mezi mnohými zobrazovacími systémy, které jsou v oboru k dispozici, je znám optický projekční systém, který je schopný poskytovat obraz s vysokou kvalitou a ve velkém měřítku.
Existují dva příklady takového optického systému, a sice systém displeje s tekutými krystaly (LCD), který používá matricí buněk tekutého krystalu, a dále systém seskupení ovládaných zrcadel (AMA), využívající seskupení ovládaných zrcadel. Každá buňka tekutého krystalu a každé ovládané zrcadlo v příslušném systému slouží jako obrazový prvek (pixel), kdy obrazový prvek představuje obrazový bod, který se má zobrazit, a který je aktivován spínacím zařízením, například TFT (tranzistor tenkého filmu - tenkovrstvý tranzistor). TFT je napájen napěťovým signálem odvozeným z obrazového signálu tak, že obrazový bod má velkou možnost výběru z množství rozlišení a odstínů, a to proporcionálně k velikosti napěťového signálu.
Existuje řada způsobů napájení TFT, které jsou v oboru k dispozici. Jedním z nich je multiplexní technika, u které se k zajištění rozlišení podle napěťového signálu zvolí jedna z možných, předem stanovených úrovní porovnávacího napětí.
U tohoto způsobu napájení musí existovat identický počet úrovní porovnávacího napětí vůči počtu odstínů, čímž se napájecí obvod stává složitým a nákladným.
Podstata vynálezu
Cílem tohoto vynálezu je poskytnout napájecí obvod seskupení ovládaných zrcadel s DAC, pomocí kterého by se dosáhlo gradace zobrazení.
Podle tohoto vynálezu se poskytuje napájecí obvod pro napájení (řízení) ovládaných tenkovrstvých zrcadel ve sloupci v seskupení Μ χ N ovládaných zrcadel, kde M a N jsou celá čísla a určují sloupec a řadu v seskupení, přičemž každé z ovládaných zrcadel se používá k odrazu světelného paprsku, kde je každé ovládané tenkovr^stvé zrcadlo spojeno se spínacím prvkem, kdy se každé ovládané zrcadlo deformuje vlivem signálního napětí zavedeného přes spínací prvek, jelikož každý spínací prvek ve sloupci je ve stavu zapnuto, což způsobuje odchylku optické dráhy odráženého světelného paprsku, přičemž napájecí obvod zahrnuje:
paměť k ukládání obrazového signálu ve formě digitalizovaného signálu, kdy obrazový signál má množství řádkových obrazových signálů, z nichž každý je rozdělen do N počtu n-bitových datových signálů, a kde každý z N počtu n-bitových datových signálů je sekvenčně generován z paměti, prostředky k odvozování hodinových impulsů ze snímacích impulsů, které napájí každé z N počtu ovládaných zrcadel ve stejném sloupci, prostředky k odvozování datového řídicího signálu ze snímacího impulsu, kdy řídicí signál má první impuls následovaný druhým impulsem, přičemž každý první a druhý impuls má přiřazenou dobu trvání, přičemž je během trvání prvního impulsu k dispozici N počet n-bitových signálů, prostředky pro generování otvíracího (aktivačního) signálu, množství napájecích prostředků identické konstrukce, kdy je každý prostředek sekvenčně otvírán podle otvíracího signálu, aby jednotlivě napájel předem stanovený počet ovládaných zrcadel v rámci stejného sloupce tak, že jednotlivě aplikuje, na předem stanoveném počtu ovládaných zrcadel, odpovídající počet n-bitových datových signálů, přičemž každý napájecí prostředek zahrnuje:
prostředek generování sekvenčních signálů prostřednictvím snímacích impulsů společně s otvíracím signálem, přičemž sekvenční signál se používá k tomu, aby byl odpovídajícímu počtu n-bitových datových signálu umožněn sekvenční příjem, prostředek s odpovídající počtem vstupních střádačů, kde každý střádač slouží k dočasnému uložení odpovídajícího počtu n-bitových datových signálů v souladu se sekvenčním signálem, prostředek s odpovídajícím počtem přenosových logických členů, přičemž každý přenosový logický člen, při synchronizaci s přenosem z prvního impulsu do druhého impulsu, realizuje současně výstup n-bitového datového signálu z každého vstupního střádače, prostředek s odpovídajícím počtem převodníků, který převádí n-bitový datový signál, přenášený z každého přenosového logického členu, do analogového tvaru napěťového množství, které odpovídá hodnotě n-bitového datového signálu, prostředek s odpovídajícím počtem zesilovačů, kdy každý zesilovač zesiluje množství analogového napětí pro získání signálního napětí, které se zavede na každé z předem stanoveného počtu ovládaných zrcadel.
Přehled obrázků na výkrese
Uvedené a jiné cíle tohoto vynálezu se stanou zřejmými z následujícího popisu provedení, kterým se dává přednost, a z přiložených výkresů, na kterých:
obr.l znázorňuje schéma seskupení ovládaných tenkovrstvých zrcadel, která se používají v systému optické projekce, obr.2 znázorňuje řídicí (budicí) obvod pro AMA, a to v souladu s tímto vynálezem, obr.3 znázorňuje podrobný situační plán ktrékoliv z řídicích (budidcích sad znázorněných na obr.2, obr.4 znázorňuje podrobnou konstrukci jednoho z řídicích budicích modulů z obr.3, obr.5 znázorňuje schéma obvodu jedné sekce střádač/DAC z obr.4, obr.6 zobrazuje schéma obvodu kteréhokoliv z obvodů DAC z obr.5, obr.7, 8 a 9, znázorňují schéma tvaru kmitu signálů generovaných na různých místech v sloupcových budicích obvodech.
Příklady provedení vynálezu
Na obr.l je schematicky znázorněn částečný pohled na seskupení 50 Μ x N ovládaných tenkovrstvých zrcadel (AMA) 40, které se používá v optických projekčních systémech, a kde M a N jsou celá čísla, například 640 a 480, která označují sloupec a řadu v seskupení 50.
Seskupení 50, ovládané provozním napětím v rozmezí od 0V do 15V, zahrnuje aktivní matrici 10 a seskupení 50 Μ x N ovládaných zrcadel 40. Aktivní matrice 10 zahrnuje podložku 12, seskupení M x N spínacích prvků TFT (nejsou znázorněny) a seskupení M x N spojovacích terminálů 14.
Každé ovládané tenkovrstvé zrcadlo zahrnuje podpůrný člen 42 s vedením 46, pružný prvek 48, první elektrodu tenké vrstvy 62, elektrovychylující člen 64 a druhou elektrodu tenké vstvy 66. První elektroda tenké vrstvy 62 je zhotovena z elektrovodivého materiálu a je připojena ke spínacímu prvku vedením 46 a spojovacím terminálem 14, přičemž funguje jako signální elektroda v ovládaném tenkovrstvém zrcadle 40. E^ťLektrovychylující člen tenké vrstvy 64 je zhotoven z elektrovychylujícího materiálu, například z piezoelektrického nebo elektrostrikčního materiálu, který se jako odezva na přivedené elektrické pole deformuje. Druhá elektroda tenkého filmu 66 je zhotovena z elektricky vodivého a světlo odrážejícího materiálu a funguje jako zrcadlo a jako předpěťová elektroda v ovládaném zrcadle 40.
U systému ΑΜΑ, světlo lampy osvětluje seskupení 50 ovládaných tenkovrstvých zrcadel 40. Odražený světelný paprsek od druhé elektrody tenkévrstvy 66 v každém ovládaném zrcadle 50 dopadá na otvor přepážky. Přivedením signálu na každé ovládané zrcadlo 50, se mění relativní poloha druhé elektrody tenké vrstvy 66 v každém ovládaném zrcadle 40, vůči dopadajícímu světelnému paprsku, což způsobuje odchylku optické dráhy odraženého paprsku z druhé elektrody tenké vrstvy 66 v každém z ovládaných zrcadel 40. Jelikož se optická dráha každého odraženého paprsku mění, mění se i množství světla odraženého od druhé elektrody 66 v každém z ovládaných zrcadel 40, které prochází přes otvor, čímž dochází k modulaci intenzity paprsku. Modulované paprsky procházející otvorem jsou přenášeny na projekční plátno přes optické zařízení, například přes soustavu čoček, a vytváří tak na projekčním plátně obraz. Jeden z AMA systému je uveden v dosud nevyřízené přihlášce U.S 08/331,399 pod názvem Ovládaná tenkovrstvá zrcadla a způsob jejich výroby, která je zde zařazena pro porovnání.
Na obr.2 je znázorněno blokové schéma budicího obvodu pro AMA 50, kde AMA 50 má množství TFT 52, uspořádaných u křížení datových linek 54 a výběrových linek 56. Jelikož se každá výběrová linka vybírá sekvenčně, je datový signál přiváděn jako napěťový signál na signální linku 54, která je individuálně spojená s řadou ovládaných zrcadel tenkého filmu 40, aby se tím na displeji vytvářela vodorovná obrazová řádka.
Budicí obvod zahrnuje rámcovou paměť 170 a pět modulárních sad IC 100, 110, 120, 130, 140, se 128 kanály, které mají stejnou konstrukci. Videosignál ve tvaru digitalizovaného datového signálu je přiváděn k uložení, přes vstupní terminál 172, do rámcové paměti 170. Jak je to v oboru dobře známo, zahrnuje videosignál množství videosignálú vodorovné řádky, které jsou snímány v souladu se snímacími impulsy.
Každý řádkový videosignál je rozdělen do N počtu, například do 640 digitálních signálů , kdy každý digitální signál má osmibitová data. Uložené digitální datové signály jsou sekvenčně přiváděny do sad IC 110 - 140 rámcové paměti 170.
Každá z pěti 128-kanálových sad IC 110 - 140 slouží k individuálnímu ovládání předem stanoveného počtu, například 128, ovládaných zrcadel 40 ve sloupci. Bude se o tom dále hovořit v souvislosti s obr.2.
Výběr časových a řídicích signálů, které se generují v generátoru řídicích signálů 180. používaných k řízení budicího obvodu, jak je to znázorněno na obr.2, je definován vzhledem k k obr. 7, 8 a 9, a bude popsán později. V oboru je známo, že v standardu NTSC má vodorovný synchronizační impuls H periodu okolo 63,5/# s (obr.7A), což odpovídá času ke snímání vodorovného videořádku, kde efektivní vizuální informace trvá pouze 51,6^ s. Předpokládáme-li, že počet ovládaných zrcadel v sloupci je 640, potom vodorovný bodový hodinový kmitočet F , potřebný k řízení vodorovného bodového ovládaného zrcadla bude mlt hodnotu okolo 12,4 MHz (= 640/51,6^) (obr.7B). Pro odvození intervalu efektivní vizuální informace z vodorovného času snímání se používají dva krátké impulsy HCNT74 a HCNT714 (obr.7C a 7D). Každý z impulsů HCNT74 a HCNT714 je generován v době 74-tého a 714-tého hodinového impulsu vodorovného bodového sledu hodinových impulsů, počítaných z každého počátečního bodu snímání TI. Aktivní zvýšené trvání A, které má 640 bodových hodinových impulsů mezi HCTN74 a HCTN714, následované aktivním nízkým trváním B po dobu ll,88fFs, se stává datovým řídicím signálem /LDAC, jak je to znázorněno na obr.7E. Během trvání A je v sadě IC 110 až 150 k dispozici 640 datových signálů jako efektivní vizuální informace, zatímco v době trvání B jsou nastřádané datové signály v počtu 640 výstupem ze sady IC v daném čase, aby se dalo ovládat 640 ovládaných zrcadel ve sloupci.
Vodorovný bodový hodinový kmitočet Fs e je dělen koeficientem 2, aby se tím vytvořil adresní signál A0, jak je to znázorněno na obr.8A. Adresový signál A0 je dělen koeficientem 2, aby se vytvořil adresní signál Al, jak je to znázorněno na obr.8B, kdy adresní signál je dělen koeficientem
2, aby se vytvořil adresní signál A2, jak je to znázorněno na obr.SC, adresní signál A2 je dělen koeficientem 2, aby se vytvořil adresní signál A3, jak je to znázorněno na obr.8D, a adresní signál A3 dělen koeficientem 2, aby se vytvořil adresní signál A4, jak je to znázorněno na obr.8E.
Aktivní signály volby spodní sady /PKGS1, PKGS2, PKGS3,
PKGS4, PKGS5/ (obr. 9A až 9E) se používají k aktivizaci sady IC.
Na obr.3 je podrobněji znázorněna konstrukce sady IC z obr.l, znázorněna je pouze jedna sada IC, např. 100. Sada IC 100 zahrnuje čtyři 32 kanálové řídicí moduly 200, 202, 204, 206 ovládaného zrcadla, které mají identickou konstrukci, přičemž každý řídicí modul 200, 202, 204, 206 zahrnuje tři sekce, t.j. dekodér 210, 212, 214, 216. blokovací (střádací) sekci 220, 222, 224, 226 a DAC a OP-AMP (operační zesilovač) sekci 230, 232, 234, 236.
Podle tohoto vynálezu mohou být dekodér, střádací sekce a DAC a OP-AMP sekce v každém ze čtyř modulů 200, 202, 204 a 206, integrálně vtěleny do jednoho hybridního IC čipu a čtyři hybridní IC čipy mohou být integrálně vtěleny do sady IC, jak je to znázorněno na obr.2, a to použitím techniky MCM (multi chip modul-mnohočipový modul).
Kromě toho, na obr.4 je znázorněna podrobná konstrukce jednoho řídicího modulu 200 z obr.2.
Sekce střádač/DAC 220 zahrnuje osm blokovacích obvodů 300 až 370 a DAC a OP-AMP sekce zahrnuje osm DAC a OP-AMP obvodů 400 až 470.
Dekodéry 210 až 216 jsou sekvenčně aktivizovány sadou aktivních signálů volby s malým počtem čipů /CHIPS1, CHIPS2, CHIPS3, CHIPS4/, jak je to znázorněno na obr. 9F až 91, společně se sadou signálů volby. Adresní signály A2A3A4 se používají k určení toho, který blokovací (střádací) obvod bude vybrán pro příjem 8-bitových vstupních dat na datové sběrnici DATA.
Dekodér 210 produkuje sekvenčně, jako odezvu na adresní signály A2A3A4, osm blokovacích aktivačních signálů /WR0 až WR7/, jak je to znázorněno na obr. 9J až 9Q. Blokovací aktivační signály WR0 až WR7 jsou zaváděny do blokovacích obvodů 300 až 370.
Každý z osmi blokovacích obvodů 300 až 370 dočasně sekvenčně uchovává 8-bitové datové signály, v souladu s blokovacími aktivačními signály /WR0 až WR7/, z dekodéru 210 a současně zasílá uložené datové signály do osmi obvodů DAC a střídavě do OP-AMP obvodů 400 až 470. Každý z osmi DAC a OP-AMP obvodů 400 až 470 odvozuje z 8-bitových datových signálů signální napětí, odpovídající datovým signálům, které se má přivést na ovládané zrcadlo 40.
Obr.5 znázorňuje podrobné schéma obvodu jednoho blokovacího obvodu 300 z obr.4.
Blokovací obvod 300 zahrnuje sekvenční obvod 30, část vstupu dat 80 a část výstupu dat 90. Část vstupu dat 80 má sadu střádačů vstupních dat 82, 84, 86, 88. Každý střádač vstupních dat 82, 84, 86, 88 obvyklého typu D-FF (flip-flop =klopný), dočasně sekvenčně ukládá 8-bitové datové signály na datové sběrnici DATA, a to za řízení sekvenčním obvodem :30. Sekvenční obvod 30 má tři invertory 22, 24, 26 a čtyři AND hradla (hradla logického součinu) 32, 34, 36, 38. První invertor 22 mění výstup WR0 z dekodéru 210 a druhý a třetí invertor 24, 26, mění adresní signál A0 a Al.
První AND hradlo 32 provádí logické AND operace na výstupu z invertorú 22, 24, 26. Výsledný výstup z AND hradla 32 jde do prvního střádače 82 jako řídicí signál, který umožňuje střádači 52 přijímat 8-bitové datové signály na sběrnici dat DATA.
Druhé AND hradlo 34 provádí logické AND operace na výstupech invertorú 22, 26 a adresního signálu A0. Výsledný výstup z AND hradla 34 jde do druhého střádače 84 jako řídicí signál, který umožňuje, aby střádač 84 mohl přijímat 8-bitový datový signál na datové sběrnici DATA.
Třetí AND hradlo 36 provádí logické AND operace na výstupech invertorú 22. 24 a adresního signálu Al. Výsledný výstup z AND hradla 36 jde do střádače 86 jako řídicí signál, který umožňuje, aby střádač 86 mohl přijímat 8-bitový datový signál na datové sběrnici DATA.
Čtvrté AND hradlo 38 provádí logické AND operace na výstupech invertorů 22 a adresního signálu AO, Al. Výsledný výstup z AND hradla 38 jde do čtvrtého střádače 88 jako řídicí signál, který umožňuje, aby střádač 88 mohl přijímat 8-bitový datový signál na datové sběrnici DATA.
Část výstupu dat 90 zahrnuje invertor 28 pro provádění inversních operací pro datový řídicí signál LDAC a sadu čtyř přenosových hradel 92, 94, 96, 98. Každé hradlo 92. 94, 96, 98. obvyklého typu D-FF, slouží jako výstup datových signálů přenášených ze vstupních střádačú 82., 84, 86, 88 u pozitivně probíhajícího převodu výstupu invertorů 28.
Činnost budicího obvodu seskupení ovládaného zrcadla bude probrána později.
Jestliže oba signály volby PKGS1 a CHIPS1 jsou málo aktivní a kód adresního signálu (A4A3A2) je (000), aktivuje se dekóder 210, který pak vytváří aktivní slabý WR0 signál, jak je to znázorněno na obr.8J. Aktivní slabý signál WR0 je přeměněn prvním invertorem 22 a potom je zaslán do každého AND hradla 32-38. Přitom, jestliže má kód adresního signálu (A1A0) hodnotu (00), je první 8-bitový datový signál zachycen v prvním D-FF 82. a to v době pozitivně probíhajícího převodu výstupu z prvního AND hradla 32. Jestliže má adresní kód (A1A0) hodnotu (01), druhý 8-bitový datový signál je zachycen v druhém D-FF 84, a to v době pozitivně probíhajícího převodu výstupu z druhého AND hradla 34. Jestliže má adresní kód (A1A0) hodnotu (10), je třetí 8-bitový datový signál zachycen ve třetím D-FF 86., a to v době pozitivního přenosu výstupu ze třetího AND hradla 36. Jestliže má adresní kód (A1A0) hodnotu (11), je čtvrtý 8-bitový datový signál zachycen ve čtvrtém D-FF 88, a to v době pozitivního přenosu výstupu ze čtvrtého AND hradla 38.
Na druhou stranu, jestliže první až čtvrtý 8-bitový signál je na střádačích D-FF 82 až 88. je-li hodnota adresního kódu (A4A3A2) (100), dekóder 210 vytváří blokovací aktivační signál WR1. Jako odezva na blokovací aktivační signál WR1, aktivuje se blokovací obvod 310 z obr.4, a to tak, že pátý až osmý
8-bitový datový signál je uložen v odpovídajících střádačích D-FF.
Uvedená operace se opakuje vzhledem k poslednímu blokovacímu obvodu 370. a to tak dlouho, až je první až 32 datový signál uložen ve sčítací sekci 220 z obr.3.
Podobně platí, že jestliže zbývající moduly 202, 204, 206 se sekvenčně aktivují signálem volby PKGS1 a CHIPS1 až CHIPS4, jednotka 32 datových signálů se sekvenčně ukládá ve vstupních datových střádačích v rámci modulů 202, 204, 206. Jestliže pět sad IC 100 až 140 (obr.2) je aktivováno sadou signálů volby, uloží se sada 128 datových signálů ve vstupních datových střádačích v rámci sad IC, čímž se dosáhne uložení všech 640 datových signálů během trvání A, přičemž zahrnují bodové hodinové impulsy datových řídících signálů /LDAC, jak je to znázorněno na obr.7E.
640 datových signálů blokovaných ve vstupních střádačích bude následovně přemístěno do DAC a OP-AMP, a to synchronizované s pozitivním průběhem přenosu invertovaného datového řídicího signálu, invertorem 28 přes přenosová hradla. Přenos je dokončen během trvání Β, jak je to znázorněno na obr. 7E.
Na obr.6 je znázorněn graf obvodu jednoho, t.j 400. z OP-AMP obvodů z obr.4.
Každý ze čtyř 8-bitových datových signálů z D-FF 92, 94,
96, 98, je přiveden na vstupní terminály DO až D7 každého DAC.
Na obr.6 je znázorněn pouze jeden graf obvodu DAC, a sice 302. a to z důvodu zjednodušeni. DAC 302 ho převede na analogové množství napětí, které je úměrné digitální hodnotě. Analogové množství napětí může dosahovat jakéhokoliv stupně hodnot, například 256 (=2®) různých hodnot nad daný provozní rozsah napětí přivedeného na DAC 302. DAC 302 poskytuje konvertované analogové napětí svému odpovídajícímu OP-AMP 400. OP-AMP 400 slouží k zesílení množství analogového napětí na napěťový signál v rozmezí od 0V do 15V, které je přizpůsobeno k řízení AMA 50. Zesílený napěťový signál je zaveden na zdroj TFT 52, který je zapnut pomocí výběrové linky 56. V souladu s tím je ovládané zrcadlo 40 spojené s TFT 52, nabito na úroveň zesíleného napěťového signálu.
Ačkoliv byl tento vynález znázorněn a popsán pouze na konkrétním provedení, odborníkům je zřejmé, že se dají realizovat různé změny, aniž by došlo k vzdálení se od ducha a rozsahu tohoto vynálezu, tak je to definováno v přiložených nárocích.
Claims (3)
- Budicí obvod pro buzení ovládaných tenkovrstvých zrcadel .....ve sloupci seskupení Μ x N ovládaných tenkovrstvých zrccřd^l^, kde M a N jsou celá čísla a označují sloupec a řadu v seskupení, kdy se každé ovládané tenkovrstvé zrcadlo —— používá k odrážení světelného paprsku, který na ně dopadá, kde se každé ovládané zrcadlo deformuje jako odezva na přivedené signální napětí přes spínací prvek, jelikož každý spínací prvek ve stejném sloupci je ve stavu zapnuto, čímž způsobuje výchylku optické dráhy odraženého světelného paprsku od zrcadla, přičemž budicí obvod zahrnuje:f-oι.'ϊΜΛΙ.ΤλΧ paměť k uchovávání videosignálu ve formě digitalizovaného signálu, kde videosignál má množství řádkových videosignálú, kde je každý řádkový videosignál snímán v souladu se snímacím impulsem, kde je každý videosignál rozdělen do N počtu n-bitových datových signálů, kde každý N počet n-bitových datových signálů je sekvenčně generován z paměti, prostředek pro odvozování hodinového impulsu ze snímacího impulsu k řízení (buzení) každého z N počtu ovládaného tenkovrstvého zrcadla ve stejném sloupci, prostředek pro odvozování datového řídicího signálu ze snímacího signálu, kde datový řídicí signál má první impuls následovaný druhým impulsem, kde každý první a druhý impuls má přidruženou délku trvání, kde je zmíněný N počet n-bitových datových signálů k dispozici během trvání prvního impulsu, prostředek pro generování aktivačního signálu, množství budicích (řídicích) prostředků identické konstrukce, kde je každý budicí prostředek sekvenčně aktivován v souladu s aktivačním signálem, aby mohl individuálně budit (řídit) předem stanovený počet zrcadel ve stejném sloupci tím, že individuálně přivádí, na předem stanovený počet ovládaných zrcadel, odpovídající počet n-bitových datových signálů přičemž každý budicí prostředek zahrnuje:prostředek generování sekvenčního signálu, použitím snímacího impulsu společně s aktivačním signálem, kde je sekvenční signál používán k tomu, aby mohl být n-bitový datový signál přijímán sekvenčně, prostředek s odpovídajícím počtem vstupních střádačů, kde každý vstupní střádač slouží pro dočasné uchovávání jednoho z odpovídajícího počtu n-bitových datových signálů v souladu se sekvenčním signálem, prostředek s odpovídajícím počtem přenosových hradel, kde každé přenosové hradlo, v synchronizaci s přenosem z prvního impulsu do druhého impulsu, současně vysílá n-bitový datový signál z každého vstupního střádače.prostředek s odpovídajícím počtem převodníků, kde každý převodník převádí n-bitový datový signál, přenášený z každého přenosového hradla, na analogové napěťové množství, které odpovídá hodnotě n-bitového datového signálu, prostředek s odpovídajícím počtem zesilovačů, kde každý zesilovač zesiluje analogové napěťové množství pro vytvoření signálního napětí, které se zavádí na každé z předem stanoveného počtu ovládaných zrcadel.
- 2. Přístroj podle nároku 1,vyznačující se tím, že převodníky zahrnují číslicově analogový převodník (DAC)
- 3. Přístroj podle nároku 2,vyznačující se tím, že analogové napěťové množství je jedno z 2n různých stupňů hodnot v daném rozsahu provozního napětí, které je přiváděno do číslicově analogového převodníku.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940029494A KR0149215B1 (ko) | 1994-11-11 | 1994-11-11 | 픽셀 구동 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CZ141997A3 true CZ141997A3 (cs) | 1998-02-18 |
| CZ288232B6 CZ288232B6 (en) | 2001-05-16 |
Family
ID=19397603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CZ19971419A CZ288232B6 (en) | 1994-11-11 | 1995-11-10 | Driving circuit for driving thin film actuated mirrors in a column in an array of M times N thin film actuated mirrors |
Country Status (18)
| Country | Link |
|---|---|
| US (1) | US5793348A (cs) |
| EP (1) | EP0712245B1 (cs) |
| JP (1) | JPH10508953A (cs) |
| KR (1) | KR0149215B1 (cs) |
| AU (1) | AU689661B2 (cs) |
| BR (1) | BR9509647A (cs) |
| CA (1) | CA2204852A1 (cs) |
| CZ (1) | CZ288232B6 (cs) |
| DE (1) | DE69517654T2 (cs) |
| ES (1) | ES2148405T3 (cs) |
| HU (1) | HUT77726A (cs) |
| MY (1) | MY112487A (cs) |
| PE (1) | PE43197A1 (cs) |
| PL (1) | PL178107B1 (cs) |
| RU (1) | RU2155386C2 (cs) |
| TW (1) | TW388848B (cs) |
| UY (1) | UY24085A1 (cs) |
| WO (1) | WO1996015622A1 (cs) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6969635B2 (en) | 2000-12-07 | 2005-11-29 | Reflectivity, Inc. | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US5930025A (en) * | 1996-05-29 | 1999-07-27 | Daewoo Electronics Co., Ltd. | Array of thin film actuated mirrors and method for the manufacture thereof |
| EP0810458B1 (en) * | 1996-05-29 | 2001-09-19 | Daewoo Electronics Co., Ltd | Array of thin film actuated mirrors and method for the manufacture thereof |
| US6441758B1 (en) * | 1997-11-27 | 2002-08-27 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| KR100535348B1 (ko) * | 1998-04-22 | 2006-02-28 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자의 그레이 스케일 조정방법 |
| US6962419B2 (en) | 1998-09-24 | 2005-11-08 | Reflectivity, Inc | Micromirror elements, package for the micromirror elements, and projection system therefor |
| AU754538B2 (en) * | 1998-12-22 | 2002-11-21 | Daewoo Electronics Co., Ltd. | Image display system using a thin-film actuated mirror array |
| JP2000194282A (ja) * | 1998-12-24 | 2000-07-14 | Daewoo Electronics Co Ltd | 映像ディスプレーシステム |
| JP2001051661A (ja) * | 1999-08-16 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | Ｄ／ａ変換回路および半導体装置 |
| US6608621B2 (en) * | 2000-01-20 | 2003-08-19 | Canon Kabushiki Kaisha | Image displaying method and apparatus |
| US7170485B2 (en) * | 2000-01-28 | 2007-01-30 | Intel Corporation | Optical display device having a memory to enhance refresh operations |
| US7167297B2 (en) | 2000-08-30 | 2007-01-23 | Reflectivity, Inc | Micromirror array |
| JP5127089B2 (ja) | 2000-10-17 | 2013-01-23 | キヤノン株式会社 | 表示装置、投射型表示装置、光変調装置の駆動装置、及び光変調装置の駆動方法 |
| US7023606B2 (en) * | 2001-08-03 | 2006-04-04 | Reflectivity, Inc | Micromirror array for projection TV |
| US6902281B2 (en) * | 2002-01-23 | 2005-06-07 | Bennett Optical Research, Inc. | Adaptive optic mirror |
| US7042622B2 (en) | 2003-10-30 | 2006-05-09 | Reflectivity, Inc | Micromirror and post arrangements on substrates |
| US6741384B1 (en) * | 2003-04-30 | 2004-05-25 | Hewlett-Packard Development Company, L.P. | Control of MEMS and light modulator arrays |
| US7148910B2 (en) * | 2003-11-06 | 2006-12-12 | Eastman Kodak Company | High-speed pulse width modulation system and method for linear array spatial light modulators |
| KR100977890B1 (ko) * | 2005-02-23 | 2010-08-24 | 픽스트로닉스 인코포레이티드 | 디스플레이 방법들 및 장치들 |
| KR20090006198A (ko) * | 2006-04-19 | 2009-01-14 | 이그니스 이노베이션 인크. | 능동형 디스플레이를 위한 안정적 구동 방식 |
| CN103117732B (zh) * | 2013-02-22 | 2015-12-09 | 哈尔滨工程大学 | 多路视频脉冲信号发生装置及方法 |
| CN103117733B (zh) * | 2013-02-25 | 2015-08-19 | 华东师范大学 | 一种数字微镜器件驱动波形发生器 |
| KR102267237B1 (ko) * | 2014-03-07 | 2021-06-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 전자 기기 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2606596C2 (de) * | 1976-02-19 | 1982-05-13 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Integrierte Lichtmodulationsmatrix für die Bilddarstellung und Bildprojektion |
| JP2642204B2 (ja) * | 1989-12-14 | 1997-08-20 | シャープ株式会社 | 液晶表示装置の駆動回路 |
| US5035475A (en) * | 1990-03-15 | 1991-07-30 | Aura Systems, Inc. | Unique modulation television |
| US5138309A (en) * | 1990-04-03 | 1992-08-11 | Aura Systems, Inc. | Electronic switch matrix for a video display system |
| JPH07109544B2 (ja) * | 1991-05-15 | 1995-11-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置並びにその駆動方法及び駆動装置 |
| DE69209941T2 (de) * | 1991-09-06 | 1996-09-05 | Texas Instruments Inc | Untergliederter Bildspeicher für räumlichen Lichtmodulator |
| JP3189990B2 (ja) * | 1991-09-27 | 2001-07-16 | キヤノン株式会社 | 電子回路装置 |
| JPH05100635A (ja) * | 1991-10-07 | 1993-04-23 | Nec Corp | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 |
| EP0612184B1 (en) * | 1993-02-19 | 1999-09-08 | Asahi Glass Company Ltd. | Display apparatus and a data signal forming method for the display apparatus |
| US5604510A (en) * | 1995-01-10 | 1997-02-18 | Palomar Technologies Corporation | Liquid crystal display drive with voltage translation |
-
1994
- 1994-11-11 KR KR1019940029494A patent/KR0149215B1/ko not_active IP Right Cessation
-
1995
- 1995-11-08 ES ES95117607T patent/ES2148405T3/es not_active Expired - Lifetime
- 1995-11-08 EP EP95117607A patent/EP0712245B1/en not_active Expired - Lifetime
- 1995-11-08 DE DE69517654T patent/DE69517654T2/de not_active Expired - Fee Related
- 1995-11-09 MY MYPI95003408A patent/MY112487A/en unknown
- 1995-11-09 US US08/556,112 patent/US5793348A/en not_active Expired - Fee Related
- 1995-11-10 HU HU9800825A patent/HUT77726A/hu unknown
- 1995-11-10 BR BR9509647A patent/BR9509647A/pt not_active IP Right Cessation
- 1995-11-10 JP JP8515936A patent/JPH10508953A/ja active Pending
- 1995-11-10 RU RU97110118/09A patent/RU2155386C2/ru not_active IP Right Cessation
- 1995-11-10 CZ CZ19971419A patent/CZ288232B6/cs not_active IP Right Cessation
- 1995-11-10 AU AU38165/95A patent/AU689661B2/en not_active Ceased
- 1995-11-10 TW TW084111923A patent/TW388848B/zh not_active IP Right Cessation
- 1995-11-10 WO PCT/KR1995/000146 patent/WO1996015622A1/en active IP Right Grant
- 1995-11-10 PL PL95320195A patent/PL178107B1/pl unknown
- 1995-11-10 CA CA002204852A patent/CA2204852A1/en not_active Abandoned
- 1995-11-13 UY UY24085A patent/UY24085A1/es unknown
- 1995-12-06 PE PE1995284324A patent/PE43197A1/es not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10508953A (ja) | 1998-09-02 |
| PE43197A1 (es) | 1997-11-27 |
| KR960018657A (ko) | 1996-06-17 |
| HUT77726A (hu) | 1998-07-28 |
| KR0149215B1 (ko) | 1998-10-15 |
| EP0712245A3 (en) | 1997-03-26 |
| MY112487A (en) | 2001-06-30 |
| AU3816595A (en) | 1996-06-06 |
| CZ288232B6 (en) | 2001-05-16 |
| EP0712245A2 (en) | 1996-05-15 |
| PL320195A1 (en) | 1997-09-15 |
| MX9703406A (es) | 1997-07-31 |
| UY24085A1 (es) | 1996-04-11 |
| US5793348A (en) | 1998-08-11 |
| WO1996015622A1 (en) | 1996-05-23 |
| CA2204852A1 (en) | 1996-05-23 |
| DE69517654T2 (de) | 2000-10-19 |
| PL178107B1 (pl) | 2000-02-29 |
| BR9509647A (pt) | 1997-09-16 |
| DE69517654D1 (de) | 2000-08-03 |
| AU689661B2 (en) | 1998-04-02 |
| TW388848B (en) | 2000-05-01 |
| EP0712245B1 (en) | 2000-06-28 |
| ES2148405T3 (es) | 2000-10-16 |
| RU2155386C2 (ru) | 2000-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CZ141997A3 (cs) | Budicí obvod ovládaného seskupení zrcadel s číslicově analogovým převodníkem | |
| US7903104B2 (en) | Spatial modulator display system using two memories and display time slices having differing times | |
| US5581272A (en) | Signal generator for controlling a spatial light modulator | |
| US5612713A (en) | Digital micro-mirror device with block data loading | |
| US6480177B2 (en) | Blocked stepped address voltage for micromechanical devices | |
| JPH04322296A (ja) | アドレスできるマトリックス装置 | |
| JP3979686B2 (ja) | 表示装置を制御するための方法および回路 | |
| KR20010070383A (ko) | 디지털 마이크로 기계 장치의 아날로그 펄스 폭 변조 셀 | |
| JP3788248B2 (ja) | デジタル駆動装置およびこれを用いた画像表示装置 | |
| US6525709B1 (en) | Miniature display apparatus and method | |
| JP3529190B2 (ja) | 固体撮像装置 | |
| US7916381B2 (en) | Spatial light modulator including drive lines | |
| EP0520481B1 (en) | Modulation method for the deformable mirror device (DMD) | |
| EP0798783A2 (en) | Photoelectric conversion device and image reading system using the same | |
| US6052229A (en) | Image display system using a thin-film actuated mirror array | |
| US20090128885A1 (en) | Spatial light modulator and mirror array device | |
| KR0137560B1 (ko) | 투사형 화상표시시스템의 화면 상전환제어장치(pixel scanning control system for projector) | |
| KR0145919B1 (ko) | 투사형 화상표시 장치의 화상보정데이터 메모리회로 | |
| JP3795211B2 (ja) | 固体撮像装置とその駆動方法 | |
| CN1163035A (zh) | 具有一数模转换器的可致动镜阵列驱动电路 | |
| MXPA97003406A (en) | Engine circuit of a set of reflectors that have a converter of digital information in analog | |
| AU754538B2 (en) | Image display system using a thin-film actuated mirror array | |
| JPH07318818A (ja) | 空間光変調素子 | |
| JPH0470897A (ja) | 液晶表示パネルの駆動回路およびその駆動方法 | |
| JPH03193470A (ja) | 半導体レーザー光源駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PD00 | Pending as of 2000-06-30 in czech republic | ||
| MM4A | Patent lapsed due to non-payment of fee |
Effective date: 20021110 |