RU2011102933A - Активное терморегулирование многослойных интегральных схем - Google Patents

Активное терморегулирование многослойных интегральных схем Download PDF

Info

Publication number
RU2011102933A
RU2011102933A RU2011102933/28A RU2011102933A RU2011102933A RU 2011102933 A RU2011102933 A RU 2011102933A RU 2011102933/28 A RU2011102933/28 A RU 2011102933/28A RU 2011102933 A RU2011102933 A RU 2011102933A RU 2011102933 A RU2011102933 A RU 2011102933A
Authority
RU
Russia
Prior art keywords
integrated circuit
level
multilevel
levels
defective region
Prior art date
Application number
RU2011102933/28A
Other languages
English (en)
Other versions
RU2479067C2 (ru
Inventor
Шицюнь ГУ (US)
Шицюнь ГУ
Матью НОВАК (US)
Матью НОВАК
Томас Р. ТОМС (US)
Томас Р. ТОМС
Original Assignee
Квэлкомм Инкорпорейтед (US)
Квэлкомм Инкорпорейтед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Квэлкомм Инкорпорейтед (US), Квэлкомм Инкорпорейтед filed Critical Квэлкомм Инкорпорейтед (US)
Publication of RU2011102933A publication Critical patent/RU2011102933A/ru
Application granted granted Critical
Publication of RU2479067C2 publication Critical patent/RU2479067C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

1. Многоуровневая интегральная (IC) схема, содержащая: !- уровень, со сформированными на нем активными схемами и термоэлектрическим устройством (ТЕ), ТЕ устройство обеспечивает тепловой поток между термически дефектной областью многоуровневой IC схемы и упомянутым ТЕ устройством. ! 2. Многоуровневая интегральная схема по п.1 также включает в себя по крайней мере еще один уровень с активной схемой. ! 3. Многоуровневая интегральная схема по п.2, в которой упомянутое ТЕ устройство сформировано внутри одного из упомянутых уровней и, где упомянутая дефектная область находится на другом уровне, чем уровень, в котором сформировано ТЕ устройство. ! 4. Многоуровневая интегральная схема по п.3 также включает в себя вывод для получения сигналов селективного управления для активации упомянутого ТЕ устройства. ! 5. Многоуровневая интегральная схема по п.3, в которой упомянутое ТЕ устройство включает в себя элемент Пельтье. ! 6. Многоуровневая интегральная схема по п.1 также включает в себя: ! - по меньшей мере одно электрическое соединение упомянутого ТЕ устройства с активным элементом в упомянутой многоуровневой IC схеме таким образом, чтобы давать возможность упомянутому ТЕ устройству обеспечивать мощностью упомянутый активный элемент, упомянутая мощность генерируется из теплового потока от упомянутой термически дефектной области. ! 7. Многоуровневая интегральная схема, содержащая: !- первый и второй уровни, и ! - по меньшей мере, один p-n переход, сформированный в одном из упомянутых уровней, упомянутый переход функционирует для переноса энергии к/от термически дефектной области в по меньшей мере одном из упомянутых уровней поср

Claims (23)

1. Многоуровневая интегральная (IC) схема, содержащая:
- уровень, со сформированными на нем активными схемами и термоэлектрическим устройством (ТЕ), ТЕ устройство обеспечивает тепловой поток между термически дефектной областью многоуровневой IC схемы и упомянутым ТЕ устройством.
2. Многоуровневая интегральная схема по п.1 также включает в себя по крайней мере еще один уровень с активной схемой.
3. Многоуровневая интегральная схема по п.2, в которой упомянутое ТЕ устройство сформировано внутри одного из упомянутых уровней и, где упомянутая дефектная область находится на другом уровне, чем уровень, в котором сформировано ТЕ устройство.
4. Многоуровневая интегральная схема по п.3 также включает в себя вывод для получения сигналов селективного управления для активации упомянутого ТЕ устройства.
5. Многоуровневая интегральная схема по п.3, в которой упомянутое ТЕ устройство включает в себя элемент Пельтье.
6. Многоуровневая интегральная схема по п.1 также включает в себя:
- по меньшей мере одно электрическое соединение упомянутого ТЕ устройства с активным элементом в упомянутой многоуровневой IC схеме таким образом, чтобы давать возможность упомянутому ТЕ устройству обеспечивать мощностью упомянутый активный элемент, упомянутая мощность генерируется из теплового потока от упомянутой термически дефектной области.
7. Многоуровневая интегральная схема, содержащая:
- первый и второй уровни, и
- по меньшей мере, один p-n переход, сформированный в одном из упомянутых уровней, упомянутый переход функционирует для переноса энергии к/от термически дефектной области в по меньшей мере одном из упомянутых уровней посредством селективного применения электрического тока по отношению к упомянутому переходу.
8. Многоуровневая интегральная схема по п.7, в котором упомянутая термически дефектная область представляет собой место перегрева, создаваемое элементами упомянутой многоуровневой интегральной схемы.
9. Многоуровневая интегральная схема по п.8, дополнительно содержащее:
- вывод для получения сигналов селективного управления для активации упомянутого p-n-перехода.
10. Многоуровневая интегральная схема по п.8, где упомянутый p-n-переход включает в себя элемент Пельтье.
11. Многоуровневая интегральная схема по п.7, дополнительно содержащее:
- по меньшей мере, одно электрическое соединение между упомянутым p-n-переходом и активным элементом упомянутой интегральной схемы для того, чтобы дать возможность упомянутому p-n-переходу обеспечивать мощностью упомянутый активный элемент, упомянутая мощность генерируется из теплового потока от упомянутой термически дефектной области.
12. Способ управления нежелательными температурными градиентами в интегральной схеме, упомянутый способ включает в себя:
- обеспечение возможности протекания энергии между термически дефектной областью внутри упомянутой многоуровневой IC и термоэлектрическим (ТЕ) устройством, сформированным внутри упомянутой IC; и
- активация протекания электрического тока по отношению к упомянутому ТЕ устройству таким образом, чтобы селективно управлять указанным потоком энергии.
13. Способ по п.12, где упомянутая активация включает в себя:
- обеспечение протекания электрического тока в направлении упомянутого ТЕ устройства для активации отвода упомянутым ТЕ устройством тепла от упомянутого потока энергии.
14. Способ по п.12, где упомянутая активация включает в себя:
- обеспечение протекания электрического тока в направлении упомянутого ТЕ устройства для активации упомянутого ТЕ устройства для доставки тепла к упомянутому потоку энергии.
15. Способ по п.12, где упомянутая активация включает в себя:
- отвод энергии от упомянутого ТЕ устройства для активации указанного ТЕ устройства для доставки мощности к другому устройству внутри упомянутой IC интегральной схемы.
16. Способ по п.12, в котором упомянутая термически дефектная область и упомянутое ТЕ устройство находятся на разных уровнях многоуровневой IC схемы.
17. Способ отвода тепла от места перегрева в многоуровневой интегральной схеме IC, упомянутый способ включает в себя:
- обеспечение протекания упомянутого тепла от упомянутого места перегрева сквозь упомянутую многоуровневую интегральную схему IC от одного уровня, по меньшей мере, к одному из других уровней; и
- активация термоэлектрического (ТЕ) устройства, сформированного внутри, по меньшей мере, одного другого уровня для отвода упомянутого тепла от упомянутой многоуровневой интегральной схемы IC.
18. Способ по п.17, в котором упомянутая активация включает в себя:
- применение электрического тока к упомянутому ТЕ устройству в определенном направлении.
19. Способ по п.17, где упомянутая активация включает в себя:
- отвод энергии от упомянутого ТЕ устройства.
20. Способ по п.19 дополнительно включает в себя:
- применение упомянутого отвода энергии, по меньшей мере, к одному другому элементу, сформированному внутри упомянутой многоуровневой интегральной схемы (IC).
21. Многоуровневая интегральная схема IC включает в себя:
- по меньшей мере, два связанных уровня, каждый из уровней содержит элементы схемы, сформированной в нем; и
- термоэлектрический элемент (ТЕ) схемы сформирован внутри, по меньшей мере, одного из упомянутых уровней для селективного нагрева/охлаждения определенных областей одного из упомянутых уровней.
22. Многоуровневая интегральная схема IC по п.21 также включает в себя:
- вывод для получения тока для управления упомянутым ТЕ устройством.
23. Многоуровневая интегральная схема по п.21 также содержит систему управления, которая управляет термоэлектрическим устройством для генерации электрической энергии из температурного градиента внутри многоуровневой интегральной схемы IC.
RU2011102933/28A 2008-06-27 2009-06-19 Активное терморегулирование многослойных интегральных схем RU2479067C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/163,029 2008-06-27
US12/163,029 US8598700B2 (en) 2008-06-27 2008-06-27 Active thermal control for stacked IC devices
PCT/US2009/048031 WO2009158287A1 (en) 2008-06-27 2009-06-19 Active thermal control for stacked ic devices

Publications (2)

Publication Number Publication Date
RU2011102933A true RU2011102933A (ru) 2012-08-10
RU2479067C2 RU2479067C2 (ru) 2013-04-10

Family

ID=40947576

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2011102933/28A RU2479067C2 (ru) 2008-06-27 2009-06-19 Активное терморегулирование многослойных интегральных схем

Country Status (13)

Country Link
US (2) US8598700B2 (ru)
EP (1) EP2304792B1 (ru)
JP (2) JP2011526081A (ru)
KR (1) KR101318842B1 (ru)
CN (1) CN102067308B (ru)
BR (1) BRPI0914631B1 (ru)
CA (1) CA2726476C (ru)
ES (1) ES2796653T3 (ru)
HU (1) HUE049459T2 (ru)
MX (1) MX2010013880A (ru)
RU (1) RU2479067C2 (ru)
TW (1) TWI455278B (ru)
WO (1) WO2009158287A1 (ru)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598700B2 (en) 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
JP5347886B2 (ja) * 2009-10-05 2013-11-20 日本電気株式会社 ３次元半導体装置および３次元半導体装置の冷却方法
DE102010029526B4 (de) * 2010-05-31 2012-05-24 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element
US8995134B2 (en) 2011-05-27 2015-03-31 Lear Corporation Electrically-cooled power module
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
US20130308273A1 (en) * 2012-05-21 2013-11-21 Hamilton Sundstrand Space Systems International Laser sintered matching set radiators
US20130306293A1 (en) * 2012-05-21 2013-11-21 Hamilton Sundstrand Space Systems International Extruded matching set radiators
US8879266B2 (en) * 2012-05-24 2014-11-04 Apple Inc. Thin multi-layered structures providing rigidity and conductivity
JP2014066527A (ja) * 2012-09-24 2014-04-17 National Institute Of Advanced Industrial & Technology 積層ｌｓｉの接続状態の検査方法
US20140252531A1 (en) * 2013-03-07 2014-09-11 Qualcomm Incorporated Systems and methods for harvesting dissipated heat from integrated circuits (ics) in electronic devices into electrical energy for providing power for the electronic devices
JP2015023235A (ja) 2013-07-23 2015-02-02 株式会社東芝 半導体装置及びその製造方法
US10468330B2 (en) 2013-12-12 2019-11-05 Samsung Electronics Co., Ltd. Semiconductor chip and electronic system including the same
MA40285A (fr) 2014-06-02 2017-04-05 Hat Teknoloji A S Configuration de cellule tridimensionnelle intégrée, réseau de refroidissement intégré et circuit intégré précaractérisé
KR102334301B1 (ko) * 2014-07-24 2021-12-02 삼성전자주식회사 열전 소자, 이의 제조 방법 및 이를 포함하는 반도체 장치
US9913405B2 (en) 2015-03-25 2018-03-06 Globalfoundries Inc. Glass interposer with embedded thermoelectric devices
US9941458B2 (en) 2015-03-30 2018-04-10 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US9559283B2 (en) 2015-03-30 2017-01-31 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US9746889B2 (en) * 2015-05-11 2017-08-29 Qualcomm Incorporated Package-on-package (PoP) device comprising bi-directional thermal electric cooler
RU2610302C2 (ru) * 2015-07-07 2017-02-09 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Марийский государственный университет" Способ формирования межслойных переходов в многослойной металлокерамической плате
CN105870083B (zh) * 2016-05-31 2019-01-18 福州大学 采用微热电发电机的3d芯片及其实现方法
US9773717B1 (en) 2016-08-22 2017-09-26 Globalfoundries Inc. Integrated circuits with peltier cooling provided by back-end wiring
WO2020051576A1 (en) * 2018-09-07 2020-03-12 Balma Jacob A Fine-grain dynamic solid-state cooling system

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501773A (nl) 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JPH01245549A (ja) * 1988-03-26 1989-09-29 Matsushita Electric Works Ltd 半導体装置およびその製法
JPH05226579A (ja) 1992-02-13 1993-09-03 Nec Corp 伝熱基板とその伝熱基板を用いた半導体装置および伝熱基板の製造方法
US5956569A (en) 1997-10-24 1999-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Integrated thermoelectric cooler formed on the backside of a substrate
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US20020084382A1 (en) 2000-11-27 2002-07-04 Crist James H. Aircraft deicer
NO20014399L (no) 2000-11-29 2002-05-30 Hewlett Packard Co En datastruktur og lagrings- og hentemetode som stötter ordinal-tallbasert datasöking og henting
JP3688582B2 (ja) * 2000-12-20 2005-08-31 株式会社フジクラ 電子機器の冷却装置
JP4817543B2 (ja) 2001-07-02 2011-11-16 富士通セミコンダクター株式会社 積層型マルチチップ半導体装置
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US6711904B1 (en) 2003-03-06 2004-03-30 Texas Instruments Incorporated Active thermal management of semiconductor devices
US7224059B2 (en) * 2003-10-21 2007-05-29 Intel Corporation Method and apparatus for thermo-electric cooling
US7250327B2 (en) * 2004-06-30 2007-07-31 Intel Corporation Silicon die substrate manufacturing process and silicon die substrate with integrated cooling mechanism
KR100629679B1 (ko) 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
JP4485865B2 (ja) * 2004-07-13 2010-06-23 Ｏｋｉセミコンダクタ株式会社 半導体装置、及びその製造方法
JP4482667B2 (ja) 2004-09-13 2010-06-16 独立行政法人産業技術総合研究所 冷却効果を持つ配線構造
US7544883B2 (en) * 2004-11-12 2009-06-09 International Business Machines Corporation Integrated thermoelectric cooling devices and methods for fabricating same
US8686277B2 (en) 2004-12-27 2014-04-01 Intel Corporation Microelectronic assembly including built-in thermoelectric cooler and method of fabricating same
US20060145356A1 (en) 2005-01-06 2006-07-06 International Business Machines Corporation On-chip cooling
RU2299497C2 (ru) 2005-05-06 2007-05-20 Геннадий Андреевич Блинов Способ изготовления трехмерного многокристального микромодуля
US8598700B2 (en) 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices

Also Published As

Publication number Publication date
BRPI0914631B1 (pt) 2020-09-29
TW201017862A (en) 2010-05-01
US20140043756A1 (en) 2014-02-13
WO2009158287A1 (en) 2009-12-30
US20090321909A1 (en) 2009-12-31
CN102067308B (zh) 2015-04-01
EP2304792B1 (en) 2020-03-11
MX2010013880A (es) 2011-01-20
US8598700B2 (en) 2013-12-03
CA2726476C (en) 2016-05-24
JP2011526081A (ja) 2011-09-29
ES2796653T3 (es) 2020-11-27
HUE049459T2 (hu) 2020-09-28
EP2304792A1 (en) 2011-04-06
KR101318842B1 (ko) 2013-10-17
KR20110039293A (ko) 2011-04-15
TWI455278B (zh) 2014-10-01
RU2479067C2 (ru) 2013-04-10
JP2013140992A (ja) 2013-07-18
BRPI0914631A2 (pt) 2015-10-20
CN102067308A (zh) 2011-05-18
CA2726476A1 (en) 2009-12-30
US8987062B2 (en) 2015-03-24
JP5868879B2 (ja) 2016-02-24

Similar Documents

Publication Publication Date Title
RU2011102933A (ru) Активное терморегулирование многослойных интегральных схем
CN105075002B (zh) 电气设备的基于热电的热管理
US9625141B2 (en) Semiconductor application installation adapted with a temperature equalization system
JP5114092B2 (ja) 電圧を発生させるための方法および少なくとも１つの熱電モジュールの温度を調整するためのシステム
FR2959602B1 (fr) Procede de generation d'un flux thermique et generateur thermique magnetocalorique
TWI615085B (zh) 半導體熱損藉自然蓄溫體均溫儲熱系統
CN102800801B (zh) 电冷却的功率模块
TW201017087A (en) Thermal controller for electronic devices
CN101512784A (zh) 含有温差发电机和发电机限温装置的热电装置
CN107045361A (zh) 双回路温度控制模块及具备该模块的电子元件测试设备
JP2006177265A (ja) 熱電発電装置
CN103630415A (zh) 一种水冷散热器的散热性能测试系统及其测试方法
BRPI0505446A (pt) sistema modular de geração de energia
EP2488006B1 (en) Temperature equalization apparatus jetting fluid for thermal conduction used in electrical equipment
RU2405230C1 (ru) Способ отвода тепла от тепловыделяющих электронных компонентов в виде излучения
EP3477764A1 (en) Battery energy storage system with two-phase cooling
RU2012137692A (ru) Система регенерации тепла для пирометаллургического сосуда с применением термоэлектрических/термомагнитных устройств
Karami et al. New modeling approach and validation of a thermoelectric generator
TWI301880B (en) Power circuitry with a thermionic cooling system
JP4396351B2 (ja) 熱電発電装置
KR101753152B1 (ko) 액체금속 열교환부를 포함한 열전 발전장치
JPH1141959A (ja) 熱電発電システム
JP3166157U (ja) 半導体応用装置の温度均一化システム
KR20150137981A (ko) 열전 소자를 이용한 온도 제어 장치 및 온도 제어 방법
JP2013143792A (ja) 発電システム

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20190620