RU2479067C2 - Активное терморегулирование многослойных интегральных схем - Google Patents

Активное терморегулирование многослойных интегральных схем Download PDF

Info

Publication number
RU2479067C2
RU2479067C2 RU2011102933/28A RU2011102933A RU2479067C2 RU 2479067 C2 RU2479067 C2 RU 2479067C2 RU 2011102933/28 A RU2011102933/28 A RU 2011102933/28A RU 2011102933 A RU2011102933 A RU 2011102933A RU 2479067 C2 RU2479067 C2 RU 2479067C2
Authority
RU
Russia
Prior art keywords
level
heat
energy
integrated circuit
junction
Prior art date
Application number
RU2011102933/28A
Other languages
English (en)
Other versions
RU2011102933A (ru
Inventor
Шицюнь ГУ
Матью НОВАК
Томас Р. ТОМС
Original Assignee
Квэлкомм Инкорпорейтед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Квэлкомм Инкорпорейтед filed Critical Квэлкомм Инкорпорейтед
Publication of RU2011102933A publication Critical patent/RU2011102933A/ru
Application granted granted Critical
Publication of RU2479067C2 publication Critical patent/RU2479067C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Изобретение относится к многоуровневым интегральным схемам, более точно к системам и методам активного терморегулирования в многоуровневых интегральных схемах. Сущность изобретения: в устройстве интегральной схемы, содержащем уровень с активными схемами и термоэлектрическим устройством, термоэлектрическое устройство сформировано внутри сквозных соединений в слое упомянутого уровня и облегчает тепловой поток между областью интегральной схемы и термоэлектрическим устройством. В одной реализации термоконтроллер представляет собой термоэлектрическое устройство (ТЕ), такое как элемент Пельтье. Активные термоконтроллеры могут представлять собой р-n-переходы, созданные в многоуровневой интегральной схеме, и могут служить для переноса тепла в горизонтальном и вертикальном направлениях, по желанию. Изобретение позволяет усовершенствовать систему терморегулирования в многоуровневых интегральных схемах. 4 н. и 11 з.п. ф-лы, 4 ил.

Description

ОБЛАСТЬ ТЕХНИКИ
Настоящее описание изобретения относится к интегральным схемам (Integrated Circuits - IC). Более точно, описание относится к многоуровневым интегральным схемам, а еще более точно, к системам и методам активного терморегулирования в многоуровневых интегральных схемах.
УРОВЕНЬ ТЕХНИКИ ИЗОБРЕТЕНИЯ
В технологии интегральных схем существует необходимость послойного складирования кристаллов для формирования многоуровневых (3-D) интегральных схем (также именуемых многослойными интегральными схемами или многоярусными интегральными схемами). При послойном складировании кристаллов возникла проблема снижения теплопроводности. Так, могли существовать области локального перегрева с недостаточной способностью отводить тепло от источника тепла. Из-за уменьшенного размера многоуровневых интегральных схем (толщина подложки упала со 100 мкм до 6-50 мкм) удельная мощность увеличивается, в то время как поперечная теплопроводность снижается.
Методом увеличения поперечной теплопроводности является увеличение толщины подложки. Это, в свою очередь, оказывает негативное воздействие на выбранный форм-фактор многоуровневой интегральной схемы и ухудшает производительность.
Дополнительная проблема возникает при формировании более двух уровней. В такой ситуации многоуровневая интегральная схема может содержать множество слоев оксида, располагаемых между каждой парой накладываемых друг на друга слоев схемы. Оксид, являясь плохим проводником тепла, усугубляет проблему отвода тепла.
Существует несколько подходов к решению вопроса отвода тепла. Один подход - расположить между слоями схемы теплопроводящий слой. Обычно теплопроводящие слои являются металлическими и могут навредить межслойным электрическим соединениям. Другой подход предполагает использование технологии «связь через кремний» (Trough Silicon Vias - ТSVc) для отвода тепла от внутреннего яруса к внешнему ярусу многоуровневой интегральной схемы, а затем отвода тепла с поверхностного яруса традиционными методами, такими как установка материалов с высокой теплопроводностью на поверхностном уровне. С таким решением возникают проблемы. Например, не всегда возможно расположить TSV в определенном месте из-за требований к разводке схемы в различных ярусах.
Другой подход предполагает циркуляцию охлаждающего материала через многоуровневую интегральную схему для охлаждения областей локального перегрева. Решение с охлаждающей циркуляцией является затратным для производителя и, из-за наличия движущейся жидкости, требует использования механизма накачки и допуска в узких пределах для каналов протекания жидкости. Также, из-за требований к разводке схемы, может быть невозможным вертикально установить устройство для образования канала между охлаждающим материалом и необходимым местом на схеме. Проблему «вертикальной установки» можно в некоторой степени преодолеть нагнетанием охлаждающей жидкости через саму подложку, но этот метод приведет к дополнительным проблемам и затратам.
КРАТКОЕ ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Теплопроводность в многоуровневых интегральных схемах может быть улучшена посредством конструирования одного или более активных температурных контроллеров в многоуровневой интегральной схеме. В одной реализации изобретения контроллерами являются термоэлектрические контроллеры (Thermal electric - TE), такие как элементы Пельтье. Термоэлектрические контроллеры могут затем селективно контролироваться для отвода или подвода тепла, т.к. необходимо поддерживать многоуровневую интегральную схему в определенном температурном диапазоне или, наоборот, приводить многоуровневую интегральную схему к нужной температуре. Активные элементы терморегулирования могут быть p-n-переходами, сформированными в многоуровневой IC, и могут служить для продольного и/или поперечного отвода/подвода тепла, как требуется.
Вышеприведенное описание подчеркивает достаточно широко особенности и технические преимущества настоящего изобретения для лучшего понимания последующего подробного описания изобретения. Дополнительные особенности и преимущества изобретения будут описаны ниже и сформируют предмет формулы изобретения. Специалистам в области техники следует понимать, что концепция и определенные реализации, раскрываемые здесь, могут без труда использоваться в качестве основы для изменения или проектирования других структур для выполнения тех же целей, что настоящее изобретение. Специалистам в области техники также необходимо понимать, что такие эквивалентные конструкции не выходят за пределы существа и объема изобретения, как изложено в приложенной формуле изобретения. Элементы новизны, которые предполагаются особенностями настоящего изобретения как по их организации, так и по их методам функционирования, наряду с дополнительными целями и преимуществами, будут лучше понятны из последующих описаний при рассмотрении в связи с сопроводительными чертежами. Однако недвусмысленно понятно, что каждая из фигур приведена только с иллюстративной и демонстративной целью и не предполагает определение границ применения настоящего изобретения.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
Для более полного понимания настоящего изобретения сошлемся на следующие описания, рассмотренные совместно с прилагаемыми чертежами, в которых:
на Фиг.1 представлен схематический чертеж многоуровневой интегральной схемы с областью локального перегрева;
на Фиг.2 представлен пример решения из существующей области техники для отвода тепла от области локального перегрева;
на Фиг.3 представлена реализация многоуровневой интегральной схемы с активным терморегулированием в соответствии с идеей изобретения; и
на Фиг. 4А-4G представлен способ изготовления многоуровневых интегральных схем с активной охлаждающей способностью, в соответствии с идеей изобретения.
ПОДРОБНОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
На Фиг. 1 представлен схематический чертеж многоуровневой интегральной схемы 10 с верхним уровнем 11 и нижним уровнем 12. На лицевой поверхности верхнего уровня 11 располагается активная схема 102, в нижней части уровня находится подложка 101. Поверхности 102/103 содержат соединения 108, которые служат для связи компонентов (или выводов), таких как компоненты 109 на соответствующих уровнях. Эти соединения выполнены с использованием соединительных каналов, таких как каналы 109, и сквозных соединений, таких как 106.
С иллюстративной целью, область 110 представляет собой проблемное место с точки зрения перегрева, в данной реализации. Т.е. область 110 представляет собой «место перегрева», которое существует или может существовать время от времени в многоуровневой интегральной схеме 10. Место перегрева в данном контексте означает, что при функционировании многоуровневой интегральной схемы 10 температура этой области и вокруг нее 110 может стать нежелательно выше, чем в других частях уровня 12. Из-за последовательного наложения уровня 11 на уровень 12 и, предпочтительно, сниженной толщины каждого уровня, распространение тепла вдоль уровня 12 снижается. Кроме того, между уровнями 11 и 12 может формироваться воздушный зазор 111, снижая тем самым восходящий поток тепла от области локального перегрева.
Как описано выше, существует несколько причин для включения в многоуровневую интегральную схему функциональности или структуры для охлаждения. Но есть также причины для нагревания многоуровневой интегральной схемы или их частей. Например, когда при разработке счетчика адаптивного напряжения, желательно иметь однородную температуру по всей многоуровневой интегральной схеме. Таким образом, в уровне многоуровневой IC существует несколько локализованных областей, которые нагреваются при работе (т.е. являются не областями локального перегрева по существу, а локализованными областями, которые функционируют при более высоких температурах, чем остальные зоны уровня), может быть желательно или необходимо нагреть или охладить области уровня таким образом, чтобы многоуровневая IC имела относительно постоянную или однородную температуру. В некоторых ситуациях желательна или важна установка многоуровневой IC в исходное состояние с требуемой температурой. Например, если датчики для работы необходимо нагреть, и для снижения времени нагрева можно использовать ТЕ.
Дополнительно может потребоваться или быть желательным селективный нагрев и/или охлаждение многоуровневой IC. Например, селективный нагрев или охлаждение или их комбинация могут использоваться для выравнивания градиента температуры в кремнии, чтобы смягчить напряжение, вызванное разницей температур в подложке. Также селективное терморегулирование может использоваться для того, чтобы дать многоуровневой IC функционировать, по крайней мере, временно при температурах, для работы в которых она не разрабатывалась.
На Фиг. 2 представлен пример традиционного решения для отвода тепла от областей локального перегрева 110. В данном решении массив TSV располагается над областью локального перегрева таким образом, что тепло от области локального перегрева 110 может проводиться через поверхность 103, зазор 111, поверхность 102 и выводиться через сквозные отверстия 201. В дополнение к проблеме теплопроводности, свойственной движению тепла через различные слои и зазоры, в некоторых ситуациях на пути прохождения теплового потока можно располагать электрические схемы или другие элементы, такие как элемент 202, тем самым снижая (и иногда устраняя) эффективность TSV массивов 200.
На Фиг. 3 представлена многоуровневая интегральная схема с активным терморегулированием, в соответствии с идеей настоящего изобретения. Термоэлемент 300 включает в себя два p-n-перехода. Каждый p-n-переход включает элемент p-типа 301, элемент n-типа 302, а также нижний проводник 303. В зависимости от того, в какую сторону протекает ток p-n-перехода, нижний проводник может как притягивать тепло, так и обеспечивать нагрев. В одной реализации в качестве термоэлемента 300 используется термоэлемент Пельтье. Несмотря на то что показана только пара p-n-переходов, изобретение не ограничивается такой конфигурацией. Может обеспечиваться как меньшее, так и большее количество p-n-переходов.
Для организации направления протекания тока через p-n-переход используется схема управления 304. Схема управления 304 также управляет плотностью тока. Схема 304 обеспечивает селективное управление током к термоэлементу 300 через вывод, такой как вывод 321. В одной из реализаций термоэлемент 300 функционирует таким образом, что верхняя сторона (верх не обозначен справочным номером) нагревается, в то время как другая сторона, например нижняя, охлаждается в зависимости от направления тока.
Тепловая энергия от области локального перегрева 110 поступает вверх через поверхности 103 и 102 к устройству 300. Этот тепловой поток может при желании использоваться конструктивными каналами (сквозными соединениями) через поверхности. Путем выбора надлежащей плотности тока и направления протекания тока устройство 300 служит для отвода тепла, тем самым охлаждая многоуровневую IС 30. Устройство для поглощения тепла или другие виды теплообменников, не показаны, могут располагаться на поверхности уровня 11, смежной с термоэлементом 300 для содействия термоэлементу 300 в отводе тепла от многоуровневой IС 30. Нужно обратить внимание на то, что многоуровневая IС 30 может обеспечиваться термоэлементами 300 в стольких областях, в скольких потребуется, при этом некоторые термоэлементы 300 могут нагнетать тепло, а некоторые отводить.
Необходимо отметить, что в то время как материал р-n-перехода показан как проходящий через всю подложку уровня 11, в другой реализации материал p-n-перехода частично заполняет подложку, и переход формируется вблизи нижнего проводника 303. В данной реализации верхняя часть каждого сквозного соединения заполняется металлизацией, создавая контакт внутри сквозного соединения.
В некоторых реализациях место перегрева может располагаться в том же слое, что и охлаждающее устройство, тем самым приводя к горизонтальной тепловой деформации. В такой ситуации в подложке может быть выполнен горизонтальный паз для горизонтального теплопереноса внутри той же подложки. Первая часть паза будет включать материал р-типа, а вторая часть будет включать материал n-типа.
На Фиг.4A-4G представлены примерные способы изготовления многослойных интегральных схем с активным терморегулированием.
На Фиг.4А представлен уровень 11, который собран путем наложения на уровень 12, и некоторые области, такие как участки 401-405, в подложке уровня 11 заполнены сверху донизу легкоплавким наполнителем. Как будет видно, активный термоконтроллер будет сформирован в участке 400.
На Фиг.4В представлен защитный материал 410, покрывающий участки 401-404 для подготовки к следующему этапу обработки. По мере продолжения обработки непокрытые участки 405 становятся стандартными TSV.
На Фиг.4С представлена металлизация непокрытых участков 405А металлическим слоем 420 для создания стандартных структур TSV 405A. С целью согласования с другими элементами многоуровневой IС может использоваться медь или любой металлический материал по желанию. Таким образом, как показано на Фиг.4С, непокрытые участки теперь содержат металл, см. 405А, при этом элементы 401-404 остаются защищенными и наполненными легкоплавким наполнителем.
На Фиг.4D представлено удаление защитного материала 410 с участков 410-2 и 410-4, оставляя участки 410-1 и 401-3 на месте. Также показано, что легкоплавкий материал из сквозных соединений 402 и 404 удален.
На Фиг.4Е представлен термоэлектрический материал р-типа, осажденный на участки 402 и 404. Материал р-типа не осажден на участки 401 и 403, т.к. на них до сих пор находится защитный слой участков 410-1 и 410-3 и, таким образом, они до сих пор содержат легкоплавкий материал в сквозных соединениях.
На Фиг.4F представлено удаление участков 410-1 и 410-3 защитного материала 410 для раскрытия сквозных соединений 401 и 403. Затем легкоппавкий материал удалится из сквозных соединений 401 и 403.
На Фиг.4G представлен термический материал n-типа, осажденный на участки 401 и 403, тем самым завершая формирование терморегулирующего устройства внутри слоя 11. Типичными материалами для формирования элементов Пельтье являются теллурид висмута, Sb2Te3, PbTe и SiGe, но также могут использоваться другие материалы, такие как стекла из фононных кристаллов или наноматериалы. Также возможно использование двух металлов в переходе металл-металл, таких как медь-никель. В данной реализации никель заполняет структуры TSV 401-404, а медь используется для стандартной металлизации. Соответственно, каждая из TSV 401-404 будет потенциальным элементом Пельтье. Есть два преимущества такой Пельтье структуры. Первое преимущество, это то, что этапы маскирования для р- и n-типа заполнения удаляются. Вторым преимуществом является то, что плотность элементов Пельтье увеличивается, если одна сторона TSV 401-404 будет работать на охлаждение, в то время как другая сторона будет стороной нагрева. Конечно, теплоперенос в направлении оси Z улучшен, в то время как в направлениях осей X и Y затрудняется.
Несмотря на то что в описании осаждается сначала материал p-типа, а потом последовательно материал n-типа, порядок осаждения не является критичным. Т.е., если это удобнее, материал n-типа может осаждаться в первую очередь.
Необходимо подчеркнуть, что разница температур, создаваемая элементами электрической схемы в подложке, может использоваться для управления напряжением. Созданное таким образом напряжение может быть выведено, например, для управления другими элементами электрической схемы, как представлено на соединении 320 схемы управления 304 на Фиг. 3. Это эффективно поменяет направление работы термоэлемента 300. Термоэлемент 300 будет охлаждать области с проблемой перегрева (на Фиг. 3 это области локального перегрева 110), т.к. тепловая энергия будет удаляться от области локального перегрева посредством преобразования в электрическую энергию. Совокупный эффект будет заключаться в том, что совокупного охлаждения всей многоуровневой интегральной схемы 30 (т.к. энергия будет возвращаться в другое место многоуровневой IC) не будет, а будет локализованное в области локального перегрева охлаждение. Последовательно получается вся сэкономленная энергия для многоуровневой IC 30.
Элемент Пельтье представляет собой тепловой насос, которому необходима энергия для того, чтобы переносить тепло из одной точки в другую. Так как раскрытые реализации имеют обе точки внутри системы, тепловая энергия переносится из точки высокого теплового сопротивления, из которой сложно ее отвести, в область, из которой будет проще ее отвести, таким образом, тепло более однородно распределено внутри системы. Таким образом, общие требования к энергии в системе повышаются, если для отвода тепла используется элемент Пельтье. Из-за того что термоэлемент может как отводить, так и добавлять тепло в зависимости от направления тока, устройство может быть использовано для селективного нагрева или охлаждения многоуровневой IC или его части.
В одной реализации элемент Пельтье является поглотителем энергии: некоторая часть тепла, сгенерированная посредством функционирования многоуровневой IC, может быть восстановлена. Система управления может переключать элемент Пельтье в режим отвода тепла из точки А в точку В (прямое напряжение) или из точки В в точку А (обратное напряжение) или в режим поглощения тепла, вызванного разницей температур в точках А и В для включения системы. Баланс энергии данной термоэлектрической системы будет зависеть от эффективности элемента Пельтье и рабочего цикла системы. Таким образом, элемент Пельтье может восстанавливать некоторую часть энергии всей системы на основе температурного градиента внутри системы. В реализациях, в которых есть более двух уровней, для повышения эффективности поглощения энергии могут быть обеспечены наложенные друг на друга элементы Пельтье. Например, охлаждающий элемент Пельтье может охлаждать один уровень схемы, нагнетая тепло на смежный уровень. Смежный уровень может использовать накачанное тепло для восстановления дополнительной энергии.
Несмотря на то что настоящее изобретение и его преимущества были подробно описаны, необходимо понимать, что могут выполняться различные изменения, замены и модификации без отклонения от объема и сущности изобретения, как определено в прилагаемой формуле изобретения. Более того, объем настоящего изобретения не имеет своей целью ограничиваться определенными реализациями процесса, оборудования, производства, химическим составом, средствами, методами и этапами, описанными в спецификации. Из раскрытия настоящего изобретения среднему специалисту будет понятно, что процессы, оборудование, производства, химический состав, средства, методы и этапы, существующие в настоящее время или планируемые к разработке в будущем, которые выполняют, по существу, те же функции или достигают, по существу, тех же результатов, как соответствующие реализации, описанные здесь, могут использоваться в соответствии с настоящим изобретением. Соответственно, прилагаемая формула изобретения предназначена для включения в объем изобретения таких процессов, оборудования, производителей, химического состава, средств, методов или этапов.

Claims (15)

1. Устройство интегральной схемы (IС), содержащее:
уровень с активными схемами и термоэлектрическим устройством (ТЕ), причем ТЕ-устройство, сформированное внутри сквозных соединений в слое упомянутого уровня, облегчает тепловой поток между областью упомянутого IС-устройства и упомянутым ТЕ-устройством.
2. IС-устройство п.1, дополнительно содержащее, по меньшей мере, один другой уровень, имеющий активные схемы.
3. IС-устройство по п.2, в котором упомянутая дефектная область находится на другом уровне, чем уровень, в котором сформировано ТЕ-устройство.
4. IС-устройство по п.3, дополнительно содержащее вывод для получения сигналов селективного управления для активации упомянутого ТЕ-устройства.
5. IС-устройство по п.1, дополнительно содержащее:
по меньшей мере одно электрическое соединение упомянутого ТЕ-устройства с активным элементом в упомянутой IС-схеме таким образом, чтобы давать возможность упомянутому ТЕ-устройству обеспечивать мощностью упомянутый активный элемент, при этом упомянутая мощность генерируется из теплового потока от упомянутой области.
6. IС-устройство по любому из предыдущих пунктов, в котором ТЕ-устройство содержит:
по меньшей мере один р-n-переход, причем упомянутый переход функционирует для переноса энергии к/от места в IС-устройстве посредством селективного применения электрического тока по отношению к упомянутому переходу.
7. IС-устройство по п.6, в котором упомянутый p-n-переход содержит элемент Пельтье.
8. IС-устройство по п.6, дополнительно содержащее:
по меньшей мере одно электрическое соединение между упомянутым р-n-переходом и активным элементом упомянутого IС-устройства для того, чтобы дать возможность упомянутому p-n-переходу обеспечивать мощностью упомянутый активный элемент, причем упомянутая мощность генерируется из энергии от упомянутой термически дефектной области.
9. Способ управления температурными градиентами в интегральной схеме (IС), причем упомянутый способ содержит:
обеспечение возможности протекания энергии между областью внутри упомянутой IС и термоэлектрическим (ТЕ) устройством, сформированным внутри сквозных соединений в упомянутой IС; и
активацию протекания электрического тока по отношению к упомянутому ТЕ-устройству таким образом, чтобы селективно управлять указанным потоком энергии.
10. Способ отвода тепла в многоуровневой интегральной схеме 1С, упомянутый способ содержит:
обеспечение протекания упомянутого тепла сквозь упомянутую многоуровневую интегральную схему IС от одного уровня к по меньшей мере одному из других уровней и
активацию термоэлектрического (ТЕ) устройства, сформированного внутри сквозных соединений, внутри упомянутого по меньшей мере одного другого уровня для отвода упомянутого тепла от упомянутого многоуровневого устройства IС.
11. Способ по п.9 или 10, в котором упомянутая активация содержит:
обеспечение протекания электрического тока в направлении упомянутого ТЕ-устройства для активации отвода упомянутым ТЕ-устройством тепла от упомянутого потока энергии.
12. Способ по п.9 или 10, в котором упомянутая активация содержит:
обеспечение протекания электрического тока в направлении упомянутого ТЕ-устройства для активации упомянутого ТЕ-устройства для доставки тепла к упомянутому потоку энергии.
13. Способ по п.9 или 10, в котором упомянутая активация содержит:
отвод энергии от упомянутого ТЕ-устройства для активации указанного ТЕ-устройства для доставки мощности к другому элементу внутри упомянутой IС.
14. Устройство многоуровневой интегральной схемы 1С, содержащее:
по меньшей мере два связанных уровня, каждый из уровней содержит элементы схемы, сформированной в нем; и
устройство термоэлектрического элемента (ТЕ), сформированное внутри сквозных отверстий внутри по меньшей мере одного из упомянутых уровней для селективного нагрева/охлаждения определенной области одного из упомянутых уровней.
15. Устройство многоуровневой IС по п.14, дополнительно содержащее ввод для получения тока для управления упомянутым ТЕ-устройством.
RU2011102933/28A 2008-06-27 2009-06-19 Активное терморегулирование многослойных интегральных схем RU2479067C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/163,029 US8598700B2 (en) 2008-06-27 2008-06-27 Active thermal control for stacked IC devices
US12/163,029 2008-06-27
PCT/US2009/048031 WO2009158287A1 (en) 2008-06-27 2009-06-19 Active thermal control for stacked ic devices

Publications (2)

Publication Number Publication Date
RU2011102933A RU2011102933A (ru) 2012-08-10
RU2479067C2 true RU2479067C2 (ru) 2013-04-10

Family

ID=40947576

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2011102933/28A RU2479067C2 (ru) 2008-06-27 2009-06-19 Активное терморегулирование многослойных интегральных схем

Country Status (13)

Country Link
US (2) US8598700B2 (ru)
EP (1) EP2304792B1 (ru)
JP (2) JP2011526081A (ru)
KR (1) KR101318842B1 (ru)
CN (1) CN102067308B (ru)
BR (1) BRPI0914631B1 (ru)
CA (1) CA2726476C (ru)
ES (1) ES2796653T3 (ru)
HU (1) HUE049459T2 (ru)
MX (1) MX2010013880A (ru)
RU (1) RU2479067C2 (ru)
TW (1) TWI455278B (ru)
WO (1) WO2009158287A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2610302C2 (ru) * 2015-07-07 2017-02-09 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Марийский государственный университет" Способ формирования межслойных переходов в многослойной металлокерамической плате

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598700B2 (en) 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
JP5347886B2 (ja) * 2009-10-05 2013-11-20 日本電気株式会社 ３次元半導体装置および３次元半導体装置の冷却方法
DE102010029526B4 (de) * 2010-05-31 2012-05-24 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element
US8995134B2 (en) 2011-05-27 2015-03-31 Lear Corporation Electrically-cooled power module
US20130308273A1 (en) * 2012-05-21 2013-11-21 Hamilton Sundstrand Space Systems International Laser sintered matching set radiators
US20130306293A1 (en) * 2012-05-21 2013-11-21 Hamilton Sundstrand Space Systems International Extruded matching set radiators
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
US8879266B2 (en) * 2012-05-24 2014-11-04 Apple Inc. Thin multi-layered structures providing rigidity and conductivity
JP2014066527A (ja) * 2012-09-24 2014-04-17 National Institute Of Advanced Industrial & Technology 積層ｌｓｉの接続状態の検査方法
US20140252531A1 (en) * 2013-03-07 2014-09-11 Qualcomm Incorporated Systems and methods for harvesting dissipated heat from integrated circuits (ics) in electronic devices into electrical energy for providing power for the electronic devices
JP2015023235A (ja) 2013-07-23 2015-02-02 株式会社東芝 半導体装置及びその製造方法
US10468330B2 (en) 2013-12-12 2019-11-05 Samsung Electronics Co., Ltd. Semiconductor chip and electronic system including the same
MA40285A (fr) * 2014-06-02 2017-04-05 Hat Teknoloji A S Configuration de cellule tridimensionnelle intégrée, réseau de refroidissement intégré et circuit intégré précaractérisé
KR102334301B1 (ko) * 2014-07-24 2021-12-02 삼성전자주식회사 열전 소자, 이의 제조 방법 및 이를 포함하는 반도체 장치
US9913405B2 (en) 2015-03-25 2018-03-06 Globalfoundries Inc. Glass interposer with embedded thermoelectric devices
US9559283B2 (en) 2015-03-30 2017-01-31 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US9941458B2 (en) 2015-03-30 2018-04-10 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US9746889B2 (en) * 2015-05-11 2017-08-29 Qualcomm Incorporated Package-on-package (PoP) device comprising bi-directional thermal electric cooler
CN105870083B (zh) * 2016-05-31 2019-01-18 福州大学 采用微热电发电机的3d芯片及其实现方法
US9773717B1 (en) 2016-08-22 2017-09-26 Globalfoundries Inc. Integrated circuits with peltier cooling provided by back-end wiring
US11435766B2 (en) * 2018-09-07 2022-09-06 Maxwell Labs Inc Fine-grain dynamic solid-state cooling system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4983251A (en) * 1985-06-20 1991-01-08 U.S. Philips Corporation Method of manufacturing semiconductor devices
US5956569A (en) * 1997-10-24 1999-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Integrated thermoelectric cooler formed on the backside of a substrate
JP2003017638A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 積層型マルチチップ半導体装置
RU2299497C2 (ru) * 2005-05-06 2007-05-20 Геннадий Андреевич Блинов Способ изготовления трехмерного многокристального микромодуля

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01245549A (ja) * 1988-03-26 1989-09-29 Matsushita Electric Works Ltd 半導体装置およびその製法
JPH05226579A (ja) 1992-02-13 1993-09-03 Nec Corp 伝熱基板とその伝熱基板を用いた半導体装置および伝熱基板の製造方法
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US20020084382A1 (en) 2000-11-27 2002-07-04 Crist James H. Aircraft deicer
NO20014399L (no) 2000-11-29 2002-05-30 Hewlett Packard Co En datastruktur og lagrings- og hentemetode som stötter ordinal-tallbasert datasöking og henting
JP3688582B2 (ja) * 2000-12-20 2005-08-31 株式会社フジクラ 電子機器の冷却装置
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US6711904B1 (en) * 2003-03-06 2004-03-30 Texas Instruments Incorporated Active thermal management of semiconductor devices
US7224059B2 (en) * 2003-10-21 2007-05-29 Intel Corporation Method and apparatus for thermo-electric cooling
US7250327B2 (en) * 2004-06-30 2007-07-31 Intel Corporation Silicon die substrate manufacturing process and silicon die substrate with integrated cooling mechanism
KR100629679B1 (ko) * 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
JP4485865B2 (ja) * 2004-07-13 2010-06-23 Ｏｋｉセミコンダクタ株式会社 半導体装置、及びその製造方法
JP4482667B2 (ja) 2004-09-13 2010-06-16 独立行政法人産業技術総合研究所 冷却効果を持つ配線構造
US7544883B2 (en) * 2004-11-12 2009-06-09 International Business Machines Corporation Integrated thermoelectric cooling devices and methods for fabricating same
US8686277B2 (en) * 2004-12-27 2014-04-01 Intel Corporation Microelectronic assembly including built-in thermoelectric cooler and method of fabricating same
US20060145356A1 (en) * 2005-01-06 2006-07-06 International Business Machines Corporation On-chip cooling
US8598700B2 (en) 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4983251A (en) * 1985-06-20 1991-01-08 U.S. Philips Corporation Method of manufacturing semiconductor devices
US5956569A (en) * 1997-10-24 1999-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Integrated thermoelectric cooler formed on the backside of a substrate
JP2003017638A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 積層型マルチチップ半導体装置
RU2299497C2 (ru) * 2005-05-06 2007-05-20 Геннадий Андреевич Блинов Способ изготовления трехмерного многокристального микромодуля

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2610302C2 (ru) * 2015-07-07 2017-02-09 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Марийский государственный университет" Способ формирования межслойных переходов в многослойной металлокерамической плате

Also Published As

Publication number Publication date
CA2726476C (en) 2016-05-24
JP5868879B2 (ja) 2016-02-24
HUE049459T2 (hu) 2020-09-28
CN102067308B (zh) 2015-04-01
US20090321909A1 (en) 2009-12-31
KR101318842B1 (ko) 2013-10-17
MX2010013880A (es) 2011-01-20
ES2796653T3 (es) 2020-11-27
CN102067308A (zh) 2011-05-18
JP2011526081A (ja) 2011-09-29
EP2304792B1 (en) 2020-03-11
RU2011102933A (ru) 2012-08-10
US8987062B2 (en) 2015-03-24
US8598700B2 (en) 2013-12-03
TW201017862A (en) 2010-05-01
EP2304792A1 (en) 2011-04-06
BRPI0914631B1 (pt) 2020-09-29
US20140043756A1 (en) 2014-02-13
CA2726476A1 (en) 2009-12-30
KR20110039293A (ko) 2011-04-15
BRPI0914631A2 (pt) 2015-10-20
JP2013140992A (ja) 2013-07-18
TWI455278B (zh) 2014-10-01
WO2009158287A1 (en) 2009-12-30

Similar Documents

Publication Publication Date Title
RU2479067C2 (ru) Активное терморегулирование многослойных интегральных схем
KR101026618B1 (ko) 마이크로전자 패키지 및 그것의 상호접속 피쳐 냉각 방법
KR101554647B1 (ko) 열전모듈을 포함하는 회로 조립체
EP2858134B1 (en) Thermoelectric converter manufacturing method, manufacturing method of electronic device provided with thermoelectric converter, and thermoelectric converter
RU2459315C1 (ru) Поперечное рассеивание тепла 3-d интегральной схемы
JP5956608B2 (ja) 熱電モジュール
EP2375190A1 (en) Thermo-electric structures for cooling, heating, and electric current generation
CN102203938A (zh) 包含晶片内主动热转移系统之半导体装置
AU2018220031A1 (en) Thermoelectric device
Wang On-chip thermoelectric cooling of semiconductor hot spot
CA2910958A1 (en) Thermoelectric device
JP2011082272A (ja) 熱電冷却装置
JP2013191753A (ja) 半導体装置及びその使用方法
JP2006165273A (ja) 熱電変換装置

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20190620