JP2013140992A - 積層ic装置のための能動的熱制御 - Google Patents

積層ic装置のための能動的熱制御 Download PDF

Info

Publication number
JP2013140992A
JP2013140992A JP2013019132A JP2013019132A JP2013140992A JP 2013140992 A JP2013140992 A JP 2013140992A JP 2013019132 A JP2013019132 A JP 2013019132A JP 2013019132 A JP2013019132 A JP 2013019132A JP 2013140992 A JP2013140992 A JP 2013140992A
Authority
JP
Japan
Prior art keywords
stacked
layer
heat
energy
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013019132A
Other languages
English (en)
Other versions
JP5868879B2 (ja
Inventor
Shiqun Gu
シチン・グ
Nowak Matthew
マシュー・ノーウォク
R Toms Thomas
トマス・アール.・トムズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2013140992A publication Critical patent/JP2013140992A/ja
Application granted granted Critical
Publication of JP5868879B2 publication Critical patent/JP5868879B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38Cooling arrangements using the Peltier effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13025Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06589Thermal management, e.g. cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

【課題】複層IC装置内の能動的熱制御のためのシステムおよび方法を提供する。
【解決手段】積層IC装置30の熱伝導度が、その積層IC内に1つまたは複数の能動温度制御装置を構成することによって改善される。制御装置は、ペルチェ装置のような熱電(TE)装置300である。TE装置は、所定の温度範囲内に積層IC装置を維持するために、必要に応じて、熱を除去または追加するように選択的に制御されうる。能動温度制御素子は、積層IC装置内に生成されたP−N接合であってもよく、熱を横方向に移動させるように機能しうる。
【選択図】図3

Description

本開示は、集積回路(ICs)に関する。さらに詳細には、本開示は、重層IC装置(multi-tiered IC devices)に関し、さらにまた詳細には複層IC装置内の能動的熱制御のためのシステムおよび方法に関する。
IC技術では、重層(3−D)IC装置(multi-tiered (3-D) IC devices)(多層IC装置(multi-layered IC devices)または積層IC装置(stacked IC devices)とも呼ばれる)を形成するためにチップを積み重ねる必要がある。チップが積み重ねられるときに生ずる1つの課題は、熱伝導率が低下することである。このようにして、熱源から熱を放散させる能力の少ないホットスポット(hot spots)が存在しうる。積層ICsの縮小寸法(基板厚は100ミクロンから約6−50ミクロンの範囲となる)により、電力密度は上るが、熱伝導率は下がる。
横方向熱伝導率を上げるための1つの方法は、基板厚を大きくすることである。これは、ひいては、積層IC装置の所望のフォームファクター(form factor)にマイナスの影響を与え、性能を低下させることになる。
2つより多い層(tiers)が存在する場合には、他の課題が存在する。
そのような状況では、積層IC装置は、積層(stacked tiers)の各対の1つずつ、複数の酸化物層を含みうる。不良熱導体である酸化物は、放熱問題を大きくする。
熱伝導率問題に対処するためのいくつかの手法がある。1つの手法は、層の間に熱伝導層を配置する。通常は、熱伝導層は金属であり、したがって層間の電気的接続を阻害するおそれがある。他の手法は、積層IC装置の内部層上に高熱伝導度材料を配置するような従来の方法を使用して内部から表面層へと熱を移動させ、そして表面層から熱を除去するために、シリコン貫通電極(Through Silicon Vias (TSVs))を使用する。このような解決策では課題が生ずる。例えば、種々の層における回路レイアウト要件のために、TSVを必要な位置に配置することが必ずしも可能ではない。
他の手法は、ホットスポットを冷却するために積層IC装置を通じて冷却材を循環させることである。冷却循環解決策は、製造するのが効果であり、かつ移動する液体のために、ポンピング機構と液体チャネルに対する厳しい精度要件を必要とする。また、回路レイアウト要件のために、冷却材を必要な場所に送るために装置に「配管する」(“plumb”)ことが可能でないことがありうる。配管の問題は、基板自体に冷却材を強制的に送ることによって、ある程度は、克服することができるであろうが、この方法は、他の問題およびコストを伴う。
積層IC装置の熱伝導度は、その積層IC装置内に1つまたは複数の能動的温度制御装置を構成することにょって改善することができる。1つの実施の形態では、その制御装置は、ペルチェ装置のような熱電(TE)装置である。TE装置は、積層IC装置を所定の温度範囲内に維持するため、あるいは積層IC装置を所望の温度にするために必要に応じて熱を除去または追加するように選択的に制御されうる。能動的温度制御要素は、積層IC装置内に形成されたP−N接合であってもよく、所望に応じて横方向および/または垂直方法に熱を移動するように作用する。
上記は、下記における本発明の詳細な説明がより良く理解されうるように、本発明の特徴および技術的利点をかなり広義に略述したものである。本発明の請求項の主題を形成する本発明の付加的な特徴および利点が後述される。開示された概念および特定の実施の態様は、本発明の同じ目的を達成するために修正するためのまたは他の構成を設計するための根拠として容易に利用されうることが当業者によって認識されるべきである。そのような均等な構成は、添付請求項に記載された発明の精神および範囲から逸脱するものではないことも当業者によって認識されるべきである。本発明の特徴と考えられる新規な特徴は、他の目的および利点と共に、それらの構成および動作方法について、添付図面と関連して検討される場合に下記の説明からさらに良く理解されるであろう。しかし、図面のそれぞれは、例示および説明だけの目的のために提供されたものであり、本発明の範囲の定義としては意図されていないことが明確に理解されるべきである。
本発明のより完全な理解のために、添付図面に関連してなされる下記の説明をここで参照する。
図1は、ホットスポットを有する重層IC装置の概略図である。 図2は、ホットスポットからの熱を除去するための先行技術の解決策の一例を示す。 図3は、本発明の教示による能動的熱制御を有する重層IC装置の1つの実施の形態を示す。 図4Aは、本発明の教示による能動的冷却能力を有する重層IC装置を製造する1つの方法を示す。 図4Bは、本発明の教示による能動的冷却能力を有する重層IC装置を製造する1つの方法を示す。 図4Cは、本発明の教示による能動的冷却能力を有する重層IC装置を製造する1つの方法を示す。 図4Dは、本発明の教示による能動的冷却能力を有する重層IC装置を製造する1つの方法を示す。 図4EAは、本発明の教示による能動的冷却能力を有する重層IC装置を製造する1つの方法を示す。 図4Fは、本発明の教示による能動的冷却能力を有する重層IC装置を製造する1つの方法を示す。 図4Gは、本発明の教示による能動的冷却能力を有する重層IC装置を製造する1つの方法を示す。
詳細な説明
図1は、上部層11および下部層12を有する重層IC装置10の概略図である。上部層11は、能動回路(正面)102および基板(背面)101を有する。下部層12は、能動回路(正面)103および基板(背面)104を有する。正面102/103は、各層上のコンポーネント109のようなコンポーネント(または端子)を接続する作用をする接続部1−8を含んでいる。これらの接続部は、経路107のようなコネクタ経路および層106のような層を用いて形成される。
例示の目的のために、この実施の形態では、場所110が熱的に障害がある。すなわち、場所110は、重層IC装置10内に時々存在するまたは存在しうる「ホットスポット」(“hot spot”)である。ホットスポットは、この文脈では、重層IC装置10が動作しているときに,場所110内のまたは周りの領域の温度が層12の他の部分よりも望ましくない程度に高くなりうることを意味する。層11を層12上に積み重ねることにより、そして好ましくは、各層の減寸された厚さにより、層12における横方向熱拡散が減少される。さらに、層11、12間に空隙111が形成されてもよく、それによってホットスポットから上方への熱流を減少させる。
上述のように、積層IC装置内に冷却機能または構造を含ませるためにはいくつかの理由がある。しかし、積層IC装置またはそれの複数の部分を加熱するためにも理由がある。例えば、適応型電圧スケーリング回路を設計する場合には、積層IC装置全体が均一な温度を有することが望ましい。したがって、積層IC装置内に1つの層の「熱くなる」( “run hot”)いくつかの局所化領域(すなわち、ホットスポットそれ自体ではなくて、1つの層内において他の領域よりも暖かい温度で動作する局所化領域)が存在する場合には、その層のより冷たい領域を加熱して、その積層IC装置が比較的一定のまたは均一な温度を有するようにすることが望ましいかまたは必要となりうる。いくつかの状況では、積層IC装置を所要の温度に初期化することが望ましいかまたは重要である。例えば、センサは動作するために熱くなる必要があるかもしれず、そして初期加熱時間を短縮するためにTEが使用できるであろう。
さらに、積層IC装置では、選択的な加熱および/冷却が必要とされるかあるいは望ましいことがありうる。例えば、シリコンを横切る方向の温度勾配を均等にして、基板内の温度差によって生じる応力を軽減するために、選択的加熱または冷却あるいはそれらの組み合わせが使用されうる。また、積層IC装置を、少なくとも一時的に、それが動作するように設計されるようなことのない温度環境内で動作させるために、選択的温度制御が使用されうる。
図2は、ホットスポット110からの熱を軽減するための先行技術の解決策の一例を示す。この解決策では、ホットスポット110の上方にTSVアレイ200が配置され、そのホットスポット110から流れる熱が正面103を通り、空隙111を横切り、正面102を通り、そしてビア201を通って導かれうるようになされる。種々の層または空隙を通じて熱を移動させることに内在する熱伝導度の問題に加えて、ある状況においては、回路または要素202のような他の要素が熱流路内に配置されることができ、それによってTSVアレイ200の有効性を軽減する(およびある場合には除去する。
図3は、本発明の教示による能動的温度制御を有する積層IC装置30の1つの実施の形態を示す。TE装置300は、1対のP−N接合を含む。各P−N接合は、P型要素301およびN型要素302ならびに下部導体303を含む。電流がP−N接合を通じてどちらの方向に流れるかに応じて、下部導体303は熱を吸収しうるかあるいは熱を提供しうる。1つの実施の形態では、TE装置300はペルチェ装置である。1対のP−N接合が示されているが、本発明はそのような構成には限定されない。むしろ、それより多いまたは少ないP−N接合が設けられてもよい。
制御回路304は、P−N接合を通る電流の方向を確立するために使用される。制御回路304は電流密度をも制御する。回路304は、入力321のような入力を介してTE装置300に選択的電流制御を提供する。1つの実施の形態では、TE装置300は、電流方向に基づいて、上部側(参照番号で示されていない上部)が加熱し、他の側、例えば、下部303が冷却するように動作する。
ホットスポット110からの熱エネルギーは、正面103および102を上方に通過して装置300に達する。この熱流は、もし所望されれば、正面を通過するチャネル(ビア)を構築することによって促進されうる。適切な電流密度、および電流の流れ方向を選択することによって、装置300は、熱を除去するように機能し、それによって積層IC装置30を冷却する。積層IC装置30からの熱除去においてTE装置300を援助するために、TE装置に隣接した層11の表面上に、熱流し、または他の伝熱装置が配置されうる。積層IC装置30は、所望の数の異なる領域にTE装置300を設けられ、それらのTE装置300のうちのいくつかは、他のものが熱を除去している間に、熱を注入するようになされうることに注目されたい。
P−N接合材料は層11の基板を完全に貫通して示されているが、他の実施の形態では、P−N接合材料は基板を部分的に充填し、その接合は下部導体303の近傍に形成されているこのとに注目されたい。この実施の形態では、各ビアの上部部分が金属によって充填され、ビア内に接点を形成する。
いくつかの実施の形態では、「ホットスポット」が冷却装置と同じ層内の同一場所に配置されて、横方向熱変位を生ずるにようになされうる。そのような状況では、同じ基板内で熱を横方向に伝達するために、水平方向のトレンチが基板内に構成されうる。そのトレンチの第1の部分は、P型材料を含み、そしてそのトレンチの他の部分はN型材料を含むであろう。
図4A−4Gは、能動的温度制御を有する重層IC装置を製造する例示的な方法を示す。
図4Aは、層11が層12に対して積み重ねられていること、および層11の基板内の場所401−405のようないくつかの場所は上部から下部まで犠牲充填材を充填されることを示している。能動的温度制御要素は場所400に構成されることが分かるであろう。
図4Bは、処理における次のステップに備えて場所401−404を覆う保護材料410を示している。覆われていない場所405は、処理が継続する場合に標準TSVsとなるであろう。
図4Cは、標準TSVs405Aを生成するための金属層420による覆われていない場所405Aの金属化を示す。積層IC装置の他の要素に合致したこの目的のために、銅または任意所望の金属が使用されうる。したがって、図4Cでは、覆われていない場所は405Aで示されているように金属を含んでいるが、要素401−404は犠牲材料で保護されかつその材料を充填されたままである。
図4Dは、部分410−1および410−3を所定の場所に残す保護材料410の部分410−2および410−4の除去を示す。ビア402および404内の犠牲材料も除去されて示されている。
図4Eは、場所402および404内に沈積されたP型熱電材料を示す。そのP型材料は場所401および403内には沈積されていない。なぜなら、これらの場所は、部分410−1および410−3によって保護されたままであり、したがって依然として犠牲材料を含んでいるからである。
図4Fは、ビア401および403を露呈さるための保護材料410の部分410−1および410−3の除去を示す。犠牲材料が次にビア401および403から除去される。
図4Gは、N型熱材料が場所401および403に沈積されて層11内における温度制御装置の形成を完成することを示す。ペルチェ装置のための典型的な材料は、テルル化ビスマス、SbTe、PbTeおよびSiGeであるが、クリスタル・フォノン・ガラスまたはナノ材料のような他の材料も使用できる。また、銅ーニッケルのような金属対金属接合における2つの金属を使用することも可能である。この実施の形態では、ニッケルはTSVs401−404を充填し、銅は標準メタライゼーションである。したがって、すべてのTSV401−404が潜在的なペルチェ装置となるであろう。このペルチェ構造の2つの利点がある。第1の利点は、PおよびN型充填のためのマスキング工程が除去されることである。第2の利点は、TSV401−404の1つの側が冷却ポイントとして作用し、他の側が加熱側であるので、ペルチェ装置の密度が増加することである。もちろん、Z方向における熱輸送は改善されるが、XおよびY方向の熱伝達はより困難となる。
上記の説明では、P型材料が最初に沈積され、そして続いてN型材料が沈積されると示したが、その順序は重要ではない。すなわち、もしそれがより好都合であれば、N型材料が最初に沈積されてもよい。
基板内の回路素子によって生成される温度差は駆動するために使用されうることが指摘されるべきである。このように生成された電圧は、例えば、制御回路304からの図3の接続320によって示されるように、他の回路素子を駆動するために捕捉(scavenged)されうる。これは、TE装置300の動作を効果的に反転させるであろう。熱エネルギーが電気エネルギーに変換にされることによりホットスポットから除去されるので、TE装置300は、熱的障害領域(図3におけるホットスポット110であろう)を冷却するであろう。その場合の正味効果は、全体としての積層IC装置30の正味冷却は存在しないが(他の場所ではエネルギーが積層IC装置30に戻されるから)、「ほっとスポット」には局部的冷却が存在するであろう。したがって、積層IC装置30に対する全体的なエネルギー節約が生ずる。
ペルチェ装置は、熱を1つの場所から他の場所に移動させるためにエネルギーを必要とするヒート・ポンプである。開示された実施の形態はシステム内に両方の場所を有しているから、熱エネルギーは、除去するのが困難な場所(高い熱抵抗)から除去するのがより容易な場所に移動され、したがって、熱はシステム内により均一に分布される。したがって、ペルチェ装置が熱を移動させるために使用される場合には、システムの全体的なエネルギー需要が増大する。TE装置は電流の流れ方向に応じて熱を除去するか追加することができるから、積層IC装置(またはそれの一部)を選択的に加熱または冷却するための装置が使用されうる。
1つの実施の形態では、ペルチェ装置はエネルギー捕捉器であり、積層IC装置動作によって生成された熱のいくらかが回収されうる。制御システムは、場所Aから場所Bへと(順方向ベース)または場所Bから場所Aへと(逆方向ベース)熱を移動させるようにまたはシステムを駆動するために場所AおよびB間の温度差から熱を捕捉するようにペルチェ装置を切り替えることができる。このTEシステムの熱バランスは、ペルチェ装置の効率とシステムのデューティサイクル(duty cycle)に依存するであろう。したがって、ペルチェ装置は、システム内の温度勾配の基づいて、全システムからある程度のエネルギーを回収することができる。2つより多い層が存在する実施の形態では、エネルギー捕捉効率を改善するために、積層ペルチェ装置が設けられうる。例えば、冷却ペルチェ装置は1つの層を冷却し、隣接した層に熱をポンピング(pumping)することができる。隣接した層は、付加的なエネルギーを回収するために、そのポンピングされる熱を使用することができる。
本発明およびそれの利点が詳細に説明されたが、添付された請求項によって定義される本発明の範囲から逸脱することなしに、それらにおける種々の変化、置換または変更がなされうることが理解されるべきである。さらに、本出願の範囲は、明細書に記載された処理、機械、製造物、組成物、手段、方法およびステップの特定の実施の形態に限定されるようには意図されていない。当業者は、本発明によれば、ここに開示された対応する実施の形態と実質的に同じ機能を果たすまたは実質的に同じ結果を達成する現在存在しているまたは後で開発される処理、機械、製造物、組成物、手段、方法、またはステップが利用できることを、本発明の開示から容易に認識するであろう。したがって、添付請求項は、このような処理、機械、製造物、組成物、手段、方法、またはステップをそれらの範囲内に含むことが意図されている。
本発明およびそれの利点が詳細に説明されたが、添付された請求項によって定義される本発明の範囲から逸脱することなしに、それらにおける種々の変化、置換または変更がなされうることが理解されるべきである。さらに、本出願の範囲は、明細書に記載された処理、機械、製造物、組成物、手段、方法およびステップの特定の実施の形態に限定されるようには意図されていない。当業者は、本発明によれば、ここに開示された対応する実施の形態と実質的に同じ機能を果たすまたは実質的に同じ結果を達成する現在存在しているまたは後で開発される処理、機械、製造物、組成物、手段、方法、またはステップが利用できることを、本発明の開示から容易に認識するであろう。したがって、添付請求項は、このような処理、機械、製造物、組成物、手段、方法、またはステップをそれらの範囲内に含むことが意図されている。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
(1)積層IC装置であって、
能動回路および熱電(TE)装置を内部に構成された層を具備し、前記TE装置は、前記積層IC装置の熱的に障害のある領域と前記TE装置との間における熱流を促進する、積層IC装置。
(2)能動回路を有する少なくとも1つの他の層をさらに具備する(1)の積層IC装置。
(3)前記TE装置は、前記層のうちの1つ内に構成され、前記障害のある領域は、前記TE装置が構成されている層以外の層内に存在する(2)の積層IC装置。
(4)前記TE装置を有効にするための選択的制御信号を受信するための入力をさらに具備する(3)の積層IC装置。
(5)前記TE装置はペルチェ装置である請求項3の積層IC装置。
(6)前記TE装置から前記積層IC装置内の能動素子への電気的接続をさらに具備し、前記TE装置が前記能動素子に電力を供給できるようになされ、前記電力は前記熱的に障害のある領域からの熱流から生成される(1)の積層IC装置。
(7)積層IC装置であって、
第1および第2の層と、
前記のうちの1つ内に構成された少なくとも1つのP−N接合とを具備しており、前記接合は前記接合に対する電流の選択的印加によって前記層の少なくとも1つ内の熱的に障害のある場所へ/からのエネルギー伝達のために動作可能である積層IC装置。
(8)前記熱的に障害のある領域は、前記積層IC装置内の素子によって生成されたホットスポットである(7)の装置。
(9)前記P−N接合を有効にするための選択的制御信号を受信するための入力をさらに具備する(8)の装置。
(10)前記P−N接合はペルチェ装置を備える(8)の装置。
(11)前記P−N接合から前記積層IC装置内の能動素子への少なくとも1つの電気的接続をさらに具備し、前記P−N接合が前記能動素子に電力を供給できるようになされ、前記電力は前記熱的に障害のある場所から提供されるエネルギーから生成される(7)の装置。
(12)IC内における望ましくない熱勾配を制御するための方法であって、
前記IC内の熱的に障害のある場所と前記IC内の熱電(TE)装置との間でネルギーを流れさせること、および
前記エネルギーの流れを選択的に制御するように前記TE装置に対して電流が流れることを可能にすること、
を具備する方法。
(13)前記可能にすることは、
前記TE装置が前記エネルギーの流れから熱を除去できるようにする方向の電流を前記TE装置に供給することを具備する(12)の方法。
(14)前記可能にすることは、前記TE装置が前記エネルギーの流れに熱を送ることがきるようにする方向の電流を前記TE装置に供給することを具備する(12)の方法。
(15)前記可能にすることは、前記TE装置が前記IC内の他の素子に電力を送ることができるようにするために前記TE装置からエネルギーを除去することを具備する(12)の方法。
(16)前記熱的に障害のある場所および前記TE装置は重層IC装置の異なる層内にある(12)の方法。
(17)重層IC装置内のホットスポットから熱を除去する方法であって、
前記ホットスポットからの熱が前記重層IC装置を通じて1つの層から少なくとも1つの他の層へと前記ホットスポットからの前記熱が流れるようにすること、および
前記少なくとも1つの他の層内に構成された熱電(TE)装置が前記重層IC装置から前記熱を転送することを可能にすること、
を具備する方法。
(18)前記可能にすることは、
特定の方向における電流を前記TE装置に印加することを具備する(17)の方法。
(19)前記可能にすることは、前記TE装置からエネルギーを除去することを具備する(17)の方法。
(20) 前記重層IC装置内に構成された少なくとも1つの他の素子に前記除去されたエネルギーを印加することをさらに具備する(19)の方法。
(21)積層IC装置であって、
それぞれ内部に構成された回路素子を含む少なくとも2つの接合された層と、
前記層のうちの1つの特定の領域を選択的に加熱/冷却するために前記層のうちの少なくとも1つ内に構成された熱電(TE)装置と、
を具備する積層IC装置。
(22)前記TE装置を制御するための電流を受け取るための入力をさらに具備する(21)の積層IC装置。
(23)前記積層IC装置内の温度勾配から電気的エネルギーを生成するために前記熱電装置を制御する制御システムをさらに具備する(21)の積層IC装置。

Claims (23)

  1. 積層IC装置であって、
    能動回路および熱電(TE)装置を内部に構成された層を具備し、前記TE装置は、前記積層IC装置の熱的に障害のある領域と前記TE装置との間における熱流を促進する、積層IC装置。
  2. 能動回路を有する少なくとも1つの他の層をさらに具備する請求項1の積層IC装置。
  3. 前記TE装置は、前記層のうちの1つ内に構成され、前記障害のある領域は、前記TE装置が構成されている層以外の層内に存在する請求項2の積層IC装置。
  4. 前記TE装置を有効にするための選択的制御信号を受信するための入力をさらに具備する請求項3の積層IC装置。
  5. 前記TE装置はペルチェ装置である請求項3の積層IC装置。
  6. 前記TE装置から前記積層IC装置内の能動素子への電気的接続をさらに具備し、前記TE装置が前記能動素子に電力を供給できるようになされ、前記電力は前記熱的に障害のある領域からの熱流から生成される請求項1の積層IC装置。
  7. 積層IC装置であって、
    第1および第2の層と、
    前記のうちの1つ内に構成された少なくとも1つのP−N接合とを具備しており、前記接合は前記接合に対する電流の選択的印加によって前記層の少なくとも1つ内の熱的に障害のある場所へ/からのエネルギー伝達のために動作可能である積層IC装置。
  8. 前記熱的に障害のある領域は、前記積層IC装置内の素子によって生成されたホットスポットである請求項7の装置。
  9. 前記P−N接合を有効にするための選択的制御信号を受信するための入力をさらに具備する請求項8の装置。
  10. 前記P−N接合はペルチェ装置を備える請求項8の装置。
  11. 前記P−N接合から前記積層IC装置内の能動素子への少なくとも1つの電気的接続をさらに具備し、前記P−N接合が前記能動素子に電力を供給できるようになされ、前記電力は前記熱的に障害のある場所から提供されるエネルギーから生成される請求項7の装置。
  12. IC内における望ましくない熱勾配を制御するための方法であって、
    前記IC内の熱的に障害のある場所と前記IC内の熱電(TE)装置との間でネルギーを流れさせること、および
    前記エネルギーの流れを選択的に制御するように前記TE装置に対して電流が流れることを可能にすること、
    を具備する方法。
  13. 前記可能にすることは、
    前記TE装置が前記エネルギーの流れから熱を除去するできるようにする方向の電流を前記TE装置に供給することを具備する請求項12の方法。
  14. 前記可能にすることは、前記TE装置が前記エネルギーの流れに熱を送ることがきるようにする方向の電流を前記TE装置に供給することを具備する請求項12の方法。
  15. 前記可能にすることは、前記TE装置が前記IC内の他の素子に電力を送ることができるようにするために前記TE装置からエネルギーを除去することを具備する請求項12の方法。
  16. 前記熱的に障害のある場所および前記TE装置は重層IC装置の異なる層内にある請求項12の方法。
  17. 重層IC装置内のホットスポットから熱を除去する方法であって、
    前記ホットスポットからの熱が前記重層IC装置を通じて1つの層から少なくとも1つの他の層へと前記ホットスポットからの前記熱が流れるようにすること、および
    前記少なくとも1つの他の層内に構成された熱電(TE)装置が前記重層IC装置から前記熱を転送することを可能にすること、
    を具備する方法。
  18. 前記可能にすることは、
    特定の方向における電流を前記TE装置に印加することを具備する請求項17の方法。
  19. 前記可能にすることは、前記TE装置からエネルギーを除去することを具備する請求項17の方法。
  20. 前記重層IC装置内に構成された少なくとも1つの他の素子に前記除去されたエネルギーを印加することをさらに具備する請求項19の方法。
  21. 積層IC装置であって、
    それぞれ内部に構成された回路素子を含む少なくとも2つの接合された層と、
    前記層のうちの1つの特定の領域を選択的に加熱/冷却するために前記層のうちの少なくとも1つ内に構成された熱電(TE)装置と、
    を具備する積層IC装置。
  22. 前記TE装置を制御するための電流を受け取るための入力をさらに具備する請求項21の積層IC装置。
  23. 前記積層IC装置内の温度勾配から電気的エネルギーを生成するために前記熱電装置を制御する制御システムをさらに具備する請求項21の積層IC装置。
JP2013019132A 2008-06-27 2013-02-04 積層ic装置のための能動的熱制御 Active JP5868879B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/163,029 2008-06-27
US12/163,029 US8598700B2 (en) 2008-06-27 2008-06-27 Active thermal control for stacked IC devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011516480A Division JP2011526081A (ja) 2008-06-27 2009-06-19 積層ic装置のための能動的熱制御

Publications (2)

Publication Number Publication Date
JP2013140992A true JP2013140992A (ja) 2013-07-18
JP5868879B2 JP5868879B2 (ja) 2016-02-24

Family

ID=40947576

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011516480A Pending JP2011526081A (ja) 2008-06-27 2009-06-19 積層ic装置のための能動的熱制御
JP2013019132A Active JP5868879B2 (ja) 2008-06-27 2013-02-04 積層ic装置のための能動的熱制御

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011516480A Pending JP2011526081A (ja) 2008-06-27 2009-06-19 積層ic装置のための能動的熱制御

Country Status (13)

Country Link
US (2) US8598700B2 (ja)
EP (1) EP2304792B1 (ja)
JP (2) JP2011526081A (ja)
KR (1) KR101318842B1 (ja)
CN (1) CN102067308B (ja)
BR (1) BRPI0914631B1 (ja)
CA (1) CA2726476C (ja)
ES (1) ES2796653T3 (ja)
HU (1) HUE049459T2 (ja)
MX (1) MX2010013880A (ja)
RU (1) RU2479067C2 (ja)
TW (1) TWI455278B (ja)
WO (1) WO2009158287A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598700B2 (en) 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
JP5347886B2 (ja) * 2009-10-05 2013-11-20 日本電気株式会社 3次元半導体装置および3次元半導体装置の冷却方法
DE102010029526B4 (de) * 2010-05-31 2012-05-24 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element
US8995134B2 (en) 2011-05-27 2015-03-31 Lear Corporation Electrically-cooled power module
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
US20130308273A1 (en) * 2012-05-21 2013-11-21 Hamilton Sundstrand Space Systems International Laser sintered matching set radiators
US20130306293A1 (en) * 2012-05-21 2013-11-21 Hamilton Sundstrand Space Systems International Extruded matching set radiators
US8879266B2 (en) * 2012-05-24 2014-11-04 Apple Inc. Thin multi-layered structures providing rigidity and conductivity
JP2014066527A (ja) * 2012-09-24 2014-04-17 National Institute Of Advanced Industrial & Technology 積層lsiの接続状態の検査方法
US20140252531A1 (en) * 2013-03-07 2014-09-11 Qualcomm Incorporated Systems and methods for harvesting dissipated heat from integrated circuits (ics) in electronic devices into electrical energy for providing power for the electronic devices
JP2015023235A (ja) 2013-07-23 2015-02-02 株式会社東芝 半導体装置及びその製造方法
US10468330B2 (en) 2013-12-12 2019-11-05 Samsung Electronics Co., Ltd. Semiconductor chip and electronic system including the same
MA40285A (fr) 2014-06-02 2017-04-05 Hat Teknoloji A S Configuration de cellule tridimensionnelle intégrée, réseau de refroidissement intégré et circuit intégré précaractérisé
KR102334301B1 (ko) * 2014-07-24 2021-12-02 삼성전자주식회사 열전 소자, 이의 제조 방법 및 이를 포함하는 반도체 장치
US9913405B2 (en) 2015-03-25 2018-03-06 Globalfoundries Inc. Glass interposer with embedded thermoelectric devices
US9941458B2 (en) 2015-03-30 2018-04-10 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US9559283B2 (en) 2015-03-30 2017-01-31 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US9746889B2 (en) * 2015-05-11 2017-08-29 Qualcomm Incorporated Package-on-package (PoP) device comprising bi-directional thermal electric cooler
RU2610302C2 (ru) * 2015-07-07 2017-02-09 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Марийский государственный университет" Способ формирования межслойных переходов в многослойной металлокерамической плате
CN105870083B (zh) * 2016-05-31 2019-01-18 福州大学 采用微热电发电机的3d芯片及其实现方法
US9773717B1 (en) 2016-08-22 2017-09-26 Globalfoundries Inc. Integrated circuits with peltier cooling provided by back-end wiring
WO2020051576A1 (en) * 2018-09-07 2020-03-12 Balma Jacob A Fine-grain dynamic solid-state cooling system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01245549A (ja) * 1988-03-26 1989-09-29 Matsushita Electric Works Ltd 半導体装置およびその製法
JP2002190687A (ja) * 2000-12-20 2002-07-05 Fujikura Ltd 電子機器の冷却装置
JP2006032453A (ja) * 2004-07-13 2006-02-02 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2008526035A (ja) * 2004-12-27 2008-07-17 インテル・コーポレーション 内蔵熱電冷却機を備えるマイクロエレクトロニクス・アセンブリおよびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501773A (nl) 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JPH05226579A (ja) 1992-02-13 1993-09-03 Nec Corp 伝熱基板とその伝熱基板を用いた半導体装置および伝熱基板の製造方法
US5956569A (en) 1997-10-24 1999-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Integrated thermoelectric cooler formed on the backside of a substrate
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
WO2002042150A1 (en) 2000-11-27 2002-05-30 Goodrich Corporation Aircraft deicer
NO20014399L (no) 2000-11-29 2002-05-30 Hewlett Packard Co En datastruktur og lagrings- og hentemetode som stötter ordinal-tallbasert datasöking og henting
JP4817543B2 (ja) 2001-07-02 2011-11-16 富士通セミコンダクター株式会社 積層型マルチチップ半導体装置
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US6711904B1 (en) 2003-03-06 2004-03-30 Texas Instruments Incorporated Active thermal management of semiconductor devices
US7224059B2 (en) * 2003-10-21 2007-05-29 Intel Corporation Method and apparatus for thermo-electric cooling
US7250327B2 (en) * 2004-06-30 2007-07-31 Intel Corporation Silicon die substrate manufacturing process and silicon die substrate with integrated cooling mechanism
KR100629679B1 (ko) 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
JP4482667B2 (ja) 2004-09-13 2010-06-16 独立行政法人産業技術総合研究所 冷却効果を持つ配線構造
US7544883B2 (en) * 2004-11-12 2009-06-09 International Business Machines Corporation Integrated thermoelectric cooling devices and methods for fabricating same
US20060145356A1 (en) 2005-01-06 2006-07-06 International Business Machines Corporation On-chip cooling
RU2299497C2 (ru) 2005-05-06 2007-05-20 Геннадий Андреевич Блинов Способ изготовления трехмерного многокристального микромодуля
US8598700B2 (en) 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01245549A (ja) * 1988-03-26 1989-09-29 Matsushita Electric Works Ltd 半導体装置およびその製法
JP2002190687A (ja) * 2000-12-20 2002-07-05 Fujikura Ltd 電子機器の冷却装置
JP2006032453A (ja) * 2004-07-13 2006-02-02 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2008526035A (ja) * 2004-12-27 2008-07-17 インテル・コーポレーション 内蔵熱電冷却機を備えるマイクロエレクトロニクス・アセンブリおよびその製造方法

Also Published As

Publication number Publication date
TW201017862A (en) 2010-05-01
CN102067308A (zh) 2011-05-18
ES2796653T3 (es) 2020-11-27
EP2304792A1 (en) 2011-04-06
KR20110039293A (ko) 2011-04-15
CN102067308B (zh) 2015-04-01
EP2304792B1 (en) 2020-03-11
US8598700B2 (en) 2013-12-03
CA2726476A1 (en) 2009-12-30
US8987062B2 (en) 2015-03-24
US20090321909A1 (en) 2009-12-31
BRPI0914631B1 (pt) 2020-09-29
JP5868879B2 (ja) 2016-02-24
CA2726476C (en) 2016-05-24
HUE049459T2 (hu) 2020-09-28
WO2009158287A1 (en) 2009-12-30
BRPI0914631A2 (pt) 2015-10-20
MX2010013880A (es) 2011-01-20
US20140043756A1 (en) 2014-02-13
TWI455278B (zh) 2014-10-01
RU2011102933A (ru) 2012-08-10
JP2011526081A (ja) 2011-09-29
RU2479067C2 (ru) 2013-04-10
KR101318842B1 (ko) 2013-10-17

Similar Documents

Publication Publication Date Title
JP5868879B2 (ja) 積層ic装置のための能動的熱制御
KR101026618B1 (ko) 마이크로전자 패키지 및 그것의 상호접속 피쳐 냉각 방법
KR101554647B1 (ko) 열전모듈을 포함하는 회로 조립체
US9516790B2 (en) Thermoelectric cooler/heater integrated in printed circuit board
RU2502154C1 (ru) Поперечное рассеивание тепла 3-d интегральной схемы
KR101554686B1 (ko) 칩내 능동 열 전달 시스템을 포함하는 반도체 디바이스
CN104425408B (zh) 用于3d ic的冷却系统
US20060145356A1 (en) On-chip cooling
CN103219326B (zh) 层叠型半导体器件
US9099427B2 (en) Thermal energy dissipation using backside thermoelectric devices
CN104576567A (zh) 包括电子器件的集成电路芯片以及电子系统
JP4458906B2 (ja) 半導体装置
JP5928022B2 (ja) 半導体装置及びその使用方法
JP2011082272A (ja) 熱電冷却装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140604

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160106

R150 Certificate of patent or registration of utility model

Ref document number: 5868879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250