CN102067308B - 用于堆叠式集成电路装置的主动热控制 - Google Patents

用于堆叠式集成电路装置的主动热控制 Download PDF

Info

Publication number
CN102067308B
CN102067308B CN200980123554.8A CN200980123554A CN102067308B CN 102067308 B CN102067308 B CN 102067308B CN 200980123554 A CN200980123554 A CN 200980123554A CN 102067308 B CN102067308 B CN 102067308B
Authority
CN
China
Prior art keywords
layer
integrated circuit
junction
energy
puzzlement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980123554.8A
Other languages
English (en)
Other versions
CN102067308A (zh
Inventor
顾时群
马修·诺瓦克
托马斯·R·汤姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102067308A publication Critical patent/CN102067308A/zh
Application granted granted Critical
Publication of CN102067308B publication Critical patent/CN102067308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

可通过在堆叠式IC装置(30)内构造一个或一个以上主动温度控制装置来改进所述堆叠式IC装置中的热导率。在一个实施例中，所述控制装置为热电(TE)装置，例如珀耳帖装置。可接着选择性地控制所述TE装置(300)以按需移除或添加热量，以便将所述堆叠式IC装置维持在已界定的温度范围内。主动温度控制元件可为在所述堆叠式IC装置中产生的P-N结(301、302)，且可用以按需要使所述热量横向和/或垂直移动。

Description

用于堆叠式集成电路装置的主动热控制
技术领域
本发明涉及集成电路(IC)。更具体地说，本发明涉及多层(multi-tiered)IC装置，且甚至更具体地说，涉及用于所述多层IC装置内的主动热控制的系统和方法。
背景技术
在IC技术中，存在将芯片堆叠在一起以形成多层(3-D)IC装置(也称为多层IC装置或堆叠式IC装置)的需要。堆叠芯片时所产生的一个挑战是热导率减小。因此，可能存在热点，其中将热量从热源移开的能力很小。由于堆叠式IC的大小减小(衬底厚度从100微米到约6-50微米)，功率密度上升而横向热导率减小。
一种用于增加横向热导率的方法是增加衬底厚度。这又会消极地影响堆叠式IC装置的所要形状因子，且使性能降级。
当堆叠两个以上层时，存在另外的挑战。在此些情形中，堆叠式IC装置可含有多个氧化物层，每对堆叠层之间一个氧化物层。氧化物(其为不良热导体)增加了散热问题。
存在若干种用于处理热导率问题的方法。一种方法将导热层定位于所述层之间。通常，导热层为金属的，且因此可能会干扰层间电连接。另一种方法使用穿硅通孔(TSV)将热量从堆叠式IC装置的内部层移到表面层，且接着使用传统方法(例如将高热导率材料定位于所述表面层上)将热量从所述表面层移除。挑战伴随此解决方案而产生。举例来说，由于各层中的电路布局要求，并非总是有可能将TSV定位于必要位置。
另一种方法是使冷却材料循环穿过堆叠式IC装置以使热点冷却。冷却循环解决方案造价昂贵，且由于移动液体的缘故而需要抽汲机制和针对液体流道的精密公差。此外，由于电路布局要求，可能无法使装置“垂直”以将冷却材料引导到必要位置。通过迫使冷却液体穿过衬底本身可在某种程度上克服垂直化问题，但此方法并非没有一系列另外的问题和成本。
发明内容
可通过在堆叠式IC装置中构造一个或一个以上主动温度控制装置来改进堆叠式IC装置中的热导率。在一个实施例中，所述控制装置为热电(TE)装置，例如珀耳帖(Peltier)装置。TE装置可接着被选择性地控制以按需移除或添加热量以便使堆叠式IC装置维持在界定的温度范围内，或以其它方式使所述堆叠式IC装置达到所要温度。主动温度控制元件可为堆叠式IC装置中产生的P-N结，且可用以按需要使热量横向和/或垂直移动。
前文已颇为广泛地概述了本发明的特征和技术优点，以便可更好地理解随后对本发明的详细描述。下文中将描述本发明的额外特征和优点，其形成本发明的权利要求书的标的物。所属领域的技术人员应了解，所揭示的概念和特定实施例可易于用作修改或设计其它结构以用于进行本发明的相同目的的基础。所属领域的技术人员还应认识到，此些等效构造并不脱离如所附权利要求书中所陈述的本发明的精神和范围。当结合附图考虑时，从以下描述将更好地理解据信为本发明所特有的新颖特征(关于其组织和操作方法)以及其它目标和优点。然而，将明确理解，所述图中的每一者仅出于说明和描述的目的而提供，且无意作为对本发明的限制的界定。
附图说明
为更完整地理解本发明，现在参考结合附图进行的以下描述，其中：
图1是多层IC装置的示意图，所述IC装置中具有热点；
图2展示用于将热量从热点消除的现有技术解决方案的一个实例；
图3展示根据本发明教示的具有主动温度控制的堆叠式IC装置的一个实施例；以及
图4A到图4G展示一种制造根据本发明教示的具有主动冷却能力的多层IC装置的方法。
具体实施方式
图1是具有顶部层11和底部层12的多层IC装置10的示意图。顶部层11具有有源电路(面部)102和衬底(背部)101。底部层12具有有源电路(面部)103和衬底(背部)104。面部102/103含有用以连接若干组件(或端子)(例如相应层上的组件109)的连接108。使用连接器路径(例如路径107)和通孔(例如通孔106)来形成这些连接。
为实现说明性目的，在此实施例中，位置110受到热困扰。即，位置110为堆叠式IC装置10中时常存在或可能存在的“热点”。在此情况下，热点表示：当堆叠式IC装置10正在操作时，在位置110中或在位置110周围的区域的温度可变得不合意地高于层12的其它部分。由于层11堆叠于层12上，且由于每一层的优选减小的厚度，层12中的横向热散播减小。另外，气隙111可形成于层11与12之间，从而减少从所述热点向上的热流。
如上文所论述，有许多理由在堆叠式IC装置内包括冷却功能性或结构。但也有理由加热堆叠式IC装置或其部分。举例来说，当设计自适应电压调整电路(adaptive voltagescaling circuit)时，要求整个堆叠式IC装置具有均匀的温度。因此，如果堆叠式IC装置中的层有一些“逐渐变热”的局部区域(即，本质上不是热点，而是在比层中的其它区域暖的温度下操作的局部区域)，那么可能需要或有必要加热所述层的较冷区域，使得所述堆叠式IC装置具有相对恒定或均匀的温度。在一些情形中，将堆叠式IC装置初始化到所需温度是所要或重要的。举例来说，传感器可能需要为热的以便操作，且TE可用于减少初始加热时间。
另外，选择性加热和/或冷却在堆叠式IC装置中可能是需要或合意的。举例来说，选择性加热或冷却或其组合可用以整平硅上的温度梯度，以减轻因衬底中的温差引起的应力。此外，选择性温度控制可用以允许堆叠式IC装置至少临时在所述装置原本不是设计用来在其中操作的温度环境下操作。
图2展示用于将热量从热点110消除的现有技术解决方案的一个实例。在此解决方案中，TSV阵列200定位于热点110上方，使得可使从热点110流出的热量传导穿过面部103，越过间隙111，穿过面部102且从通孔201穿出。除了使热量移动穿过各层和间隙所固有的热导率问题之外，在一些情形中，电路或其它元件(例如元件202)可定位于热流路径中，从而降低(且有时消除)TSV阵列200的效用。
图3展示根据本发明教示的具有主动温度控制的堆叠式IC装置30的一个实施例。TE装置300包括一对P-N结。每一P-N结包括一P型元件301和N型元件302，以及一底部导体303。视电流流经P-N结的方向而定，底部导体303可吸引热量或提供热量。在一个实施例中，TE装置300为珀耳帖装置。尽管展示一对P-N结，但本发明不限于此配置。相反，可提供更多或更少P-N结。
控制电路304用以建立穿过P-N结的电流流向。控制电路304还控制电流密度。电路304经由输入(例如输入321)向TE装置300提供选择性电流控制。在一个实施例中，TE装置300操作以使得，基于电流方向，顶部侧(未用参考数字指明的顶部)加热，而另一侧(例如底部303)冷却。
来自热点110的热能向上穿过面部103与102，到达装置300。如果需要，可通过构造穿过所述面部的流道(通孔)来促进此热流。通过选择适当的电路密度和电流流向，装置300用以移除热量，从而使堆叠式IC装置30冷却。散热片或其它传热装置(未图示)可位于邻近TE装置300的层11的表面上，以辅助TE装置300将热量从堆叠式IC装置30中移除。注意，堆叠式IC装置30可具有提供于与所要一样多的不同区域中的TE装置300，其中所述TE装置300中的一些TE装置注入热量，而其它TE装置移除热量。
注意，虽然将P-N结材料展示为完全穿过层11的衬底，但在另一实施例中，P-N材料部分填充所述衬底，且结形成于底部导体303附近。在此实施例中，每一通孔的顶部部分通过金属化而填充，从而在所述通孔内产生触点。
在一些实施例中，“热点”可与冷却装置位于同一层中的同一位置，从而导致横向热位移。在此情形中，可在衬底中构造水平沟槽以在同一衬底内横向传递热量。所述沟槽的第一部分将包括P型材料，且所述沟槽的另一部分将包括N型材料。
图4A到图4G展示一种制造具有主动温度控制的多层IC装置的示范性方法。
图4A展示层11相对于层12而堆叠，且一些位置(例如层11的衬底中的位置401到405)由牺牲性填充材料完全填充。如将看到，主动温度控制元件将被构造在位置400处。
图4B展示保护性材料410覆盖位置401到404，为所述工艺中的下一步骤作准备。未覆盖的位置405将随着工艺继续而变为标准TSV。
图4C展示通过金属层420使未覆盖的位置405A金属化以产生标准TSV 405A。铜或任何所要金属可用于此目的，其与堆叠式IC装置的其它元件一致。因此，如图4C中所示，未覆盖的位置现在含有金属(如405A处所示)，而元件401到404仍受保护且由牺牲性材料填充。
图4D展示移除保护性材料410的部分410-2和410-4，而将部分410-1和410-3留在原处。通孔402和404内的牺牲性材料也展示为被移除。
图4E展示P型热电材料沉积在位置402和404内。P型材料尚未沉积在位置401和403内，因为这些位置仍受部分410-1和410-3保护，且因此仍含有牺牲性材料。
图4F展示移除保护性材料410的部分410-1和410-3以使通孔401和403暴露。接着从通孔401和403移除牺牲性材料。
图4G展示N型热材料沉积在位置401和403中，从而完成温度控制装置在层11内的形成。用于珀耳帖装置的典型材料为碲化铋、Sb2Te3、PbTe和SiGe，但同样可使用其它材料(例如晶体声子玻璃或纳米材料)。此外，有可能在金属对金属结(例如铜一镍)中使用两种金属。在此实施例中，镍填充TSV 401到404，且铜为标准金属化。因此，每个TSV 401到404将为潜在的珀耳帖装置。此珀耳帖结构有两个优点。第一优点是用于P型和N型填充的遮蔽步骤被去除。第二优点是所述珀耳帖装置的密度增加，因为TSV 401到404的一侧将作为冷却点而另一侧将为加热侧。当然，Z方向上的热传输得以改进，而X和Y方向上的热传递变得较难。
尽管描述已展示首先沉积P型材料且随后沉积N型材料，但次序并不是关键的。即，可首先沉积N型材料，如果这样做较便利的话。
应指出，由衬底中的电路元件产生的温差可用以驱动电压。可提取由此产生的电压(例如)以驱动其它电路元件(如图3的来自控制电路304的连接320所示)。这将使TE装置300的操作有效地反转。TE装置300将使受热困扰的区域(在图3中，所述区域将为热点110)冷却，因为热能通过转化成电能而从热点移除。净效应于是将为：堆叠式IC装置30整体上将无净冷却(因为能量在别处被返还给堆叠式IC装置30)，但在“热点”处将有局部冷却。因此，为堆叠式IC装置30节省了总体能量。
珀耳帖装置是需要能量来将热量从一点移到另一点的热泵。由于所揭示的实施例在系统中具有两个点，因此热能被从难以移除(高热阻)的一点移到较容易移除的位置，因此使热量较均匀地分布于系统内。因此，如果使用珀耳帖装置来移动热量，那么会增加系统的总能量需求。因为TE装置可取决于电流流向而移除或添加热量，所以装置可用以选择性地对堆叠式IC装置(或其部分)进行加热或冷却。
在一个实施例中，珀耳帖装置为能量提取器：可回收堆叠式IC装置的操作所产生的热量中的一些热量。控制系统可切换珀耳帖装置以将热量从点A移到点B(正向偏压)，或从点B移到点A(反向偏压)，或从点A与B之间的温差提取热量以便为系统提供动力。此TE系统的能量平衡将取决于珀耳帖装置的效率和系统的工作周期。因此，珀耳帖装置可基于系统内的温度梯度而从整个系统回收一些能量。在存在两个以上层的实施例中，可提供堆叠式珀耳帖装置以改进能量提取效率。举例来说，冷却珀耳帖装置可冷却一个层，从而将热量抽汲到邻近层。所述邻近层可使用所抽汲的热量来回收额外能量。
尽管已详细描述了本发明及其优点，但应理解，可在不脱离如由所附权利要求书界定的本发明的精神和范围的情况下，在本文中作出各种改变、替代和更改。此外，本发明的范围无意限于本说明书中所描述的工艺、机器、制造、物质成分、手段、方法和步骤的特定实施例。如所属领域的技术人员将易于从本发明的揭示内容了解：根据本发明，可利用目前存在或日后将开发的与本文中描述的对应实施例执行大体相同的功能或实现大体相同的结果的工艺、机器、制造、物质成分、手段、方法或步骤。因此，所附权利要求书既定在其范围内包括此些工艺、机器、制造、物质成分、手段、方法或步骤。

Claims (19)

1.一种集成电路装置，其包含： 
层，其具有有源层以及衬底层，有源电路设置在所述有源层中，所述有源层设置在所述衬底层上； 
热电TE装置，其部分地设置在所述衬底层中，且部分地设置在设置有所述有源电路的所述有源层中，所述TE装置促进所述集成电路装置的受热困扰的区域与所述TE装置之间的热流，其中所述TE装置包含至少一个P-N结，通过相对于所述结选择性地施加电流，所述结可操作以用于向／从所述层中的受热困扰的区域传递能量；以及 
至少一个从所述P-N结到所述集成电路装置中的有源元件的电连接，以允许所述P-N结将电力供应到所述有源元件，所述电力是从所述受热困扰的区域提供的能量中产生。 
2.根据权利要求1所述的集成电路装置，其进一步包含至少一个具有有源电路的其它层。 
3.根据权利要求2所述的集成电路装置，其中所述受困扰区域是在除其中构造有所述TE装置的所述层之外的层中。 
4.根据权利要求3所述的集成电路装置，其进一步包含： 
输入，其用于接收用于启用所述TE装置的选择性控制信号。 
5.根据权利要求1所述的集成电路装置，其进一步包含： 
至少一个从所述TE装置到所述集成电路装置中的有源元件的电连接，以便允许所述TE装置将电力供应给所述有源元件，所述电力是由来自所述受热困扰的区域的热流产生。 
6.根据权利要求1所述的装置，其中所述受热困扰的位置为由所述集成电路装置中的元件产生的热点。 
7.根据权利要求6所述的装置，其进一步包含： 
输入，其用于接收用于启用所述P-N结的选择性控制信号。 
8.根据权利要求6所述的装置，其中所述P-N结包含珀耳帖装置。 
9.一种用于控制集成电路中的不合意温度梯度的方法，所述方法包含： 
允许能量在所述集成电路内的受热困扰的位置与构造于所述集成电路内的通孔内的热电TE装置之间流动，其中所述TE装置包含至少一个P-N结，通过相对于所述结选择性地施加电流，所述结可操作以用于向／从至少一个所述层中的受热困扰的区域传递能量；以及 
使电流能够相对于所述TE装置而流动以便选择性地控制所述能量流； 
其中所述集成电路装置包括至少一个从所述P-N结到所述集成电路装置中的有源元件的电连接，以允许所述P-N结将电力供应到所述有源元件，所述电力是从所述受热困扰的区域提供的能量中产生。 
10.根据权利要求9所述的方法，其中所述使电流能够相对于所述TE装置而流动包含： 
在一方向上将电流提供给所述TE装置以使所述TE装置能够将热量从所述能量流中移除。 
11.根据权利要求9所述的方法，其中所述使电流能够相对于所述TE装置而流动包含： 
在一方向上将电流提供给所述TE装置以使所述TE装置能够将热量递送到所述能量流。 
12.根据权利要求9所述的方法，其中所述使电流能够相对于所述TE装置而流动包含： 
将能量从所述TE装置中移除以使所述TE装置能够将电力递送给所述集成电路内的另一元件。 
13.根据权利要求9所述的方法，其中所述受热困扰的位置与所述TE装置是在多层集成电路装置的不同层中。 
14.一种从多层集成电路装置中的热点中移除热量的方法，所述方法包含： 
允许来自所述热点的所述热量穿过所述多层集成电路装置从一个层到至少一个其它层；以及 
使构造于所述至少一个其它层内的通孔内的热电TE装置能够将所述热量传递出所述多层集成电路装置，其中所述TE装置包含至少一个P-N结，通过相对于所述结选择性地施加电流，所述结可操作以用于向／从至少一个所述层中的所述热点传递能量； 
其中所述集成电路装置包括至少一个从所述P-N结到所述集成电路装置中的有源元件的电连接，以允许所述P-N结将电力供应到所述有源元件，所述电力是从所述受热困扰的区域提供的能量中产生。 
15.根据权利要求14所述的方法，其中所述使所述TE装置能够将所述热量传递出所述多层集成电路装置包含： 
将能量从所述TE装置中移除。 
16.根据权利要求15所述的方法，其进一步包含： 
将所述所移除的能量施加到至少一个构造于所述多层集成电路装置内的其它元件。 
17.一种堆叠式集成电路装置，其包含： 
至少两个经接合层，每一层含有有源层以及衬底层，电路元件设置在所述有源层中，所述有源层设置在所述衬底层上； 
热电TE装置，其部分地构造于所述层的至少一个所述衬底层中，且部分地构造于所述至少一个有源层中，所述热电TE装置经配置以选择性地加热／冷却所述层中的一者的特定区域，其中所述TE装置包含至少一个P-N结，通过相对于所述结选择性地施加电流，所述结可操作以用于向／从至少一个所述层中的受热困扰的区域传递能量；以及 
至少一个从所述P-N结到所述集成电路装置中的有源元件的电连接，以允许所述P-N结将电力供应到所述有源元件，所述电力是从所述受热困扰的区域提供的能量中产生。 
18.根据权利要求17所述的堆叠式集成电路装置，其进一步包含： 
输入，其用于接收用来控制所述TE装置的电流。 
19.根据权利要求17所述的堆叠式集成电路装置，其进一步包含控制系统，所述控制系统控制所述热电装置从所述堆叠式集成电路装置内的温度梯度产生电能。 
CN200980123554.8A 2008-06-27 2009-06-19 用于堆叠式集成电路装置的主动热控制 Active CN102067308B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/163,029 2008-06-27
US12/163,029 US8598700B2 (en) 2008-06-27 2008-06-27 Active thermal control for stacked IC devices
PCT/US2009/048031 WO2009158287A1 (en) 2008-06-27 2009-06-19 Active thermal control for stacked ic devices

Publications (2)

Publication Number Publication Date
CN102067308A CN102067308A (zh) 2011-05-18
CN102067308B true CN102067308B (zh) 2015-04-01

Family

ID=40947576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980123554.8A Active CN102067308B (zh) 2008-06-27 2009-06-19 用于堆叠式集成电路装置的主动热控制

Country Status (13)

Country Link
US (2) US8598700B2 (zh)
EP (1) EP2304792B1 (zh)
JP (2) JP2011526081A (zh)
KR (1) KR101318842B1 (zh)
CN (1) CN102067308B (zh)
BR (1) BRPI0914631B1 (zh)
CA (1) CA2726476C (zh)
ES (1) ES2796653T3 (zh)
HU (1) HUE049459T2 (zh)
MX (1) MX2010013880A (zh)
RU (1) RU2479067C2 (zh)
TW (1) TWI455278B (zh)
WO (1) WO2009158287A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598700B2 (en) 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
JP5347886B2 (ja) * 2009-10-05 2013-11-20 日本電気株式会社 ３次元半導体装置および３次元半導体装置の冷却方法
DE102010029526B4 (de) * 2010-05-31 2012-05-24 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element
US8995134B2 (en) 2011-05-27 2015-03-31 Lear Corporation Electrically-cooled power module
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
US20130308273A1 (en) * 2012-05-21 2013-11-21 Hamilton Sundstrand Space Systems International Laser sintered matching set radiators
US20130306293A1 (en) * 2012-05-21 2013-11-21 Hamilton Sundstrand Space Systems International Extruded matching set radiators
US8879266B2 (en) * 2012-05-24 2014-11-04 Apple Inc. Thin multi-layered structures providing rigidity and conductivity
JP2014066527A (ja) * 2012-09-24 2014-04-17 National Institute Of Advanced Industrial & Technology 積層ｌｓｉの接続状態の検査方法
US20140252531A1 (en) * 2013-03-07 2014-09-11 Qualcomm Incorporated Systems and methods for harvesting dissipated heat from integrated circuits (ics) in electronic devices into electrical energy for providing power for the electronic devices
JP2015023235A (ja) 2013-07-23 2015-02-02 株式会社東芝 半導体装置及びその製造方法
US10468330B2 (en) 2013-12-12 2019-11-05 Samsung Electronics Co., Ltd. Semiconductor chip and electronic system including the same
MA40285A (fr) 2014-06-02 2017-04-05 Hat Teknoloji A S Configuration de cellule tridimensionnelle intégrée, réseau de refroidissement intégré et circuit intégré précaractérisé
KR102334301B1 (ko) * 2014-07-24 2021-12-02 삼성전자주식회사 열전 소자, 이의 제조 방법 및 이를 포함하는 반도체 장치
US9913405B2 (en) 2015-03-25 2018-03-06 Globalfoundries Inc. Glass interposer with embedded thermoelectric devices
US9941458B2 (en) 2015-03-30 2018-04-10 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US9559283B2 (en) 2015-03-30 2017-01-31 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US9746889B2 (en) * 2015-05-11 2017-08-29 Qualcomm Incorporated Package-on-package (PoP) device comprising bi-directional thermal electric cooler
RU2610302C2 (ru) * 2015-07-07 2017-02-09 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Марийский государственный университет" Способ формирования межслойных переходов в многослойной металлокерамической плате
CN105870083B (zh) * 2016-05-31 2019-01-18 福州大学 采用微热电发电机的3d芯片及其实现方法
US9773717B1 (en) 2016-08-22 2017-09-26 Globalfoundries Inc. Integrated circuits with peltier cooling provided by back-end wiring
WO2020051576A1 (en) * 2018-09-07 2020-03-12 Balma Jacob A Fine-grain dynamic solid-state cooling system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017638A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 積層型マルチチップ半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501773A (nl) 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JPH01245549A (ja) * 1988-03-26 1989-09-29 Matsushita Electric Works Ltd 半導体装置およびその製法
JPH05226579A (ja) 1992-02-13 1993-09-03 Nec Corp 伝熱基板とその伝熱基板を用いた半導体装置および伝熱基板の製造方法
US5956569A (en) 1997-10-24 1999-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Integrated thermoelectric cooler formed on the backside of a substrate
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
WO2002042150A1 (en) 2000-11-27 2002-05-30 Goodrich Corporation Aircraft deicer
NO20014399L (no) 2000-11-29 2002-05-30 Hewlett Packard Co En datastruktur og lagrings- og hentemetode som stötter ordinal-tallbasert datasöking og henting
JP3688582B2 (ja) * 2000-12-20 2005-08-31 株式会社フジクラ 電子機器の冷却装置
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US6711904B1 (en) 2003-03-06 2004-03-30 Texas Instruments Incorporated Active thermal management of semiconductor devices
US7224059B2 (en) * 2003-10-21 2007-05-29 Intel Corporation Method and apparatus for thermo-electric cooling
US7250327B2 (en) * 2004-06-30 2007-07-31 Intel Corporation Silicon die substrate manufacturing process and silicon die substrate with integrated cooling mechanism
KR100629679B1 (ko) 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
JP4485865B2 (ja) * 2004-07-13 2010-06-23 Ｏｋｉセミコンダクタ株式会社 半導体装置、及びその製造方法
JP4482667B2 (ja) 2004-09-13 2010-06-16 独立行政法人産業技術総合研究所 冷却効果を持つ配線構造
US7544883B2 (en) * 2004-11-12 2009-06-09 International Business Machines Corporation Integrated thermoelectric cooling devices and methods for fabricating same
US8686277B2 (en) 2004-12-27 2014-04-01 Intel Corporation Microelectronic assembly including built-in thermoelectric cooler and method of fabricating same
US20060145356A1 (en) 2005-01-06 2006-07-06 International Business Machines Corporation On-chip cooling
RU2299497C2 (ru) 2005-05-06 2007-05-20 Геннадий Андреевич Блинов Способ изготовления трехмерного многокристального микромодуля
US8598700B2 (en) 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017638A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 積層型マルチチップ半導体装置

Also Published As

Publication number Publication date
TW201017862A (en) 2010-05-01
CN102067308A (zh) 2011-05-18
ES2796653T3 (es) 2020-11-27
EP2304792A1 (en) 2011-04-06
KR20110039293A (ko) 2011-04-15
EP2304792B1 (en) 2020-03-11
US8598700B2 (en) 2013-12-03
CA2726476A1 (en) 2009-12-30
US8987062B2 (en) 2015-03-24
US20090321909A1 (en) 2009-12-31
BRPI0914631B1 (pt) 2020-09-29
JP5868879B2 (ja) 2016-02-24
CA2726476C (en) 2016-05-24
HUE049459T2 (hu) 2020-09-28
WO2009158287A1 (en) 2009-12-30
BRPI0914631A2 (pt) 2015-10-20
MX2010013880A (es) 2011-01-20
JP2013140992A (ja) 2013-07-18
US20140043756A1 (en) 2014-02-13
TWI455278B (zh) 2014-10-01
RU2011102933A (ru) 2012-08-10
JP2011526081A (ja) 2011-09-29
RU2479067C2 (ru) 2013-04-10
KR101318842B1 (ko) 2013-10-17

Similar Documents

Publication Publication Date Title
CN102067308B (zh) 用于堆叠式集成电路装置的主动热控制
Shakouri et al. On-chip solid-state cooling for integrated circuits using thin-film microrefrigerators
US20060124165A1 (en) Variable watt density thermoelectrics
KR20050000514A (ko) 양면 펠티어 접합을 이용하는 열전 장치 및 그 열전장치의 제조 방법
TW201041194A (en) Thermo-electric structures for cooling, heating, and electric current generation
KR20090032019A (ko) 마이크로전자 패키지 및 그것의 상호접속 피쳐 냉각 방법
Bar-Cohen et al. On-chip thermal management and hot-spot remediation
EP2790474A1 (en) Thermoelectric cooler/heater integrated in printed circuit board
US10231364B2 (en) Fluidly cooled power electronics assemblies having a thermo-electric generator
CN111998572B (zh) 包括电阻加热器的热电加热/冷却装置
US20230280073A1 (en) Electrocaloric system
US20060107989A1 (en) High watt density thermoelectrics
CN113745395A (zh) 热电元件
US20140332048A1 (en) Thermoelectric device
Yuruker et al. Integration of micro-contact enhanced thermoelectric cooler with a FEEDS manifold-microchannel system for cooling of high flux electronics
JP2015119169A (ja) 熱源からヒート・シンクに熱を移動させるための熱電デバイスおよびモジュール
Habbe et al. Thin film thermoelectrics today and tomorrow
Wang On-chip thermoelectric cooling of semiconductor hot spot
CA2910958A1 (en) Thermoelectric device
US20170005251A1 (en) Thermoelectric device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant