MX2010013880A - Control termico activo para dispositivos apilados. - Google Patents

Control termico activo para dispositivos apilados.

Info

Publication number
MX2010013880A
MX2010013880A MX2010013880A MX2010013880A MX2010013880A MX 2010013880 A MX2010013880 A MX 2010013880A MX 2010013880 A MX2010013880 A MX 2010013880A MX 2010013880 A MX2010013880 A MX 2010013880A MX 2010013880 A MX2010013880 A MX 2010013880A
Authority
MX
Mexico
Prior art keywords
stacked
compliance
thermal
energy
active
Prior art date
Application number
MX2010013880A
Other languages
English (en)
Inventor
Thomas R Toms
Shiqun Gu
Matthew Nowak
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of MX2010013880A publication Critical patent/MX2010013880A/es

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

La conductividad térmica en un dispositivo IC apilado (30) se puede mejorar construyendo uno o más dispositivos de control de temperatura activos dentro del dispositivo IC apilado; en una modalidad, los dispositivos de control son dispositivos eléctricos térmicos (TE) tal como dispositivos de Peltier; los dispositivos TE (300) entonces pueden ser selectivamente controlados para remover o agregar calor, según sea necesario, para mantener el dispositivo IC apilado dentro de un rango de temperatura definido; los elementos de control de temperatura activos pueden ser empalmes P-N (301-302) creados en el dispositivo IC apilado y pueden servir para mover el calor lateralmente y/o verticalmente, según se desee.

Description

CONTROL TERMICO ACTIVO PARA DISPOSITIVOS APILAD CAMPO DE LA INVENCION Esta descripción se refiere a circuitos in De manera más especifica, la descripción se r sitivos IC multi-apilados e incluso, de man ifica, a sistemas y métodos para control térmic o de los dispositivos IC multi-hilera .
ANTECEDENTES DE LA INVENCION En tecnología IC existe la necesidad de juntos para formar dispositivos IC multi-hile ién referidos como dispositivos IC multi-sitivos IC apilados) . Un reto que surge cuando l apilados es que se reduce la conductividad térm nto, podrían existir puntos calientes con poca c sitivo IC apilado y degrada el rendimiento.
Existe un reto adicional cuando más de dos apiladas. En dichas situaciones, el disposi do puede contener múltiples capas de' óxido, u par de hileras apiladas. El óxido, al ser un c co pobre, se agrega al problema de disipación de Hay varios enfoques para corregir los prob ctividad térmica. Un enfoque coloca una cción de calor entre las hileras. Por lo regul de conducción de calor son metálicas y, por l an interferir con las conexiones eléctricas int enfoque utiliza a Través de Vias de Silicio (T el calor de una fila . interior a una hi ficie del dispositivo IC apilado y después rer de la hilera de superficie utilizando cionales tal como el osicionamiento de un mat sa de fabricar y, debido al liquido en mov ere un mecanismo de bombeo y tolerancias precis anales de liquido. También, debido a los requer espliegue de circuiteria, pudiera no ser rnar" el dispositivo para canalizar el mate amiento en la ubicación necesaria. El probl o se podría superar, hasta cierta extensión, for do de enfriamiento a través del substrato mism método no aparece sin un conjunto adicional de p tos .
SUMARIO DE LA INVENCION La conductividad térmica en dispositi dos puede ser mejorada mediante la construcción ispositivos de control de temperatura activos de eden servir para mover el calor lateralme calmente según se desee.
Lo anterior ha enfatizado, más bien d a, las características y ventajas técnicas nte invención para que la siguiente des iada de la invención se pueda entender teristicas y ventajas adicionales de la inven ibirán en lo sucesivo y éstas forman parte ial sujeto de las reivindicaciones de la in íos expertos en la técnica debieran apreciar pción y modalidad especifica descrita fácilment tilizadas como una base para modificar o diseñ cturas a fin de llevar a cabo los mismos propó resente invención. Aquellos expertos en la ran observar que dichas construcciones equivale ipción solamente y no pretende ser una definició es de la presente invención.
BREVE DESCRIPCION DE LAS FIGURAS Para un entendimiento más completo de la ción, ahora se hace referencia a las si ipciones tomadas en conjunto con las añantes en las cuales: La figura 1 es un dibujo esquemático sitivo IC multi-hilera que tiene un punto calien ; La figura 2 muestra un ejemplo de una solu cnica anterior para liberar calor del punto calie La figura 3 muestra una modalidad de un dis pilado que tiene un control de temperatura ac ñ una hilera inferior 12. La hilera superior 11 t ito activo (parte frontal) 102 y un substrato rior) 101. La hilera inferior 12 tiene un o (parte frontal) 103 y un substrato (parte po Las partes frontales 102/103 contienen ' conexio irven para conectar los componentes (o terminal un componente 109 en las hileras respectivas iones son hechas utilizando trayectorias de c omo la trayectoria 107 y una vía, tal como la vía Para propósitos ilustrativos, la ubicación camente deteriorada en esta modalidad. Es de ción 110 es un "punto caliente" que existe, o ir, ocasionalmente en el dispositivo IC apilado caliente, en este contexto, significa que a me ispositivo IC apilado 10 está operando, la tem os para incluir funcionalidad o estructu amiento dentro de un dispositivo IC apilado. P én motivos para calentar un dispositivo IC api ones del mismo. Por ejemplo, cuando se di ito de escalamiento de voltaje adaptable, es todo el dispositivo IC apilado tenga una tem rme. Por lo tanto, si hay algunas áreas localiz hilera en el dispositivo IC apilado que "tengan ecir, no un punto caliente, por si mismo, sino izada que opere a una temperatura más tibia qu en una hilera) pudiera ser deseable o n tar las áreas más frias de la hilera de forma sitivo IC apilado tenga una temperatura relat ante o uniforme. En algunas situaciones, se dés tante la inicialización de un dispositivo IC a ío a fin de aligerar la tensión causada enciales de temperatura en el substrato. Tamb ¦ utilizar el control de temperatura selecti tir que opere el dispositivo IC apilado, a ralmente, en ambientes de temperatura que de ot tarían diseñados para operan en ellos.
La figura 2 muestra un ejemplo de una solu écnica anterior para liberar calor del punto En esta solución, el arreglo TSV 200 está a del punto caliente 110 de forma que el calor q el punto caliente 110 puede ser conducido a t rte frontal 103, a través del espacio 111, a t rte frontal 102 y hacia fuera a través de las v s de los problemas de conductividad térmica, i l movimiento del calor a través de las diversas , así como un conductor inferior 303. Dependiend ción en la que fluye la corriente a través del el conductor inferior 303 puede atraer c rcionar calor. En una modalidad, el dispositivo dispositivo de Peltier. Aunque se muestra un mes P-N, la ' invención no queda limitada guración. Más bien, se puede proporcionar una o menor de empalmes P-N.
El circuito de control 304 se utiliz lecer la dirección de flujo de corriente a tra me P-N. El circuito de control 304 también cont dad de la corriente. El circuito 304 proporc ol de corriente selectivo al dispositivo TE 300 a entrada, tal como la entrada 321. En un modal sitivo . TE 300 opera de manera que un lado sitivo 300 sirve para remover calor, enfriando sitivo IC apilado 30. Un disipador de calor, sitivos de transferencia de calor, que no se m n ser colocados en la superficie de la hi entes al dispositivo TE 300 para ayudar al dis 0 en la remoción de calor del dispositivo IC api var que el dispositivo IC apilado 30 pued sitivos TE 300 proporcionados en tantas áreas di se desee con algunos de los dispositivos tando calor mientras que otros remueven calor.
Observar que aunque el material de empalme ra dirigiéndose a todo lo largo a través del s a hilera 11, en otra modalidad, el material ?- almente el substrato, con el empalme formado ce ctor' .inferior 303. En esta modalidad, la v m iante metal iria material tipo N.
Las figuras 4A a 4G muestran un método eje cación de un dispositivo IC multi-capa que tiene mperatura activo.
La figura 4? muestra que la hilera 11 está especto a la hilera 12 y que algunas ubicacione las ubicaciones 401-405 en el substrato de la h llenas desde arriba hasta abajo con material de ficatorio. Tal como se observará, un elemento de mperatura activo será construido en la ubicación La figura 4B muestra material protector las ubicaciones 401-404 en preparación p ente paso en el proceso. Las ubicaciones no c e convertirán en TSV estándar a medida que el núa .
L fi ura 4C m r l m liz i n La figura 4D muestra la remoción de las p y 410-4 de material protector 410 dejando las p y 410-3 en su lugar. El material sacrificatori s vias 402 y 404 también se muestra retirado.
La figura 4E muestra material eléctrico P depositado dentro de las ubicaciones 402 y ial tipo P no ha sido depositado dentro ciones 401 y 403 debido a que estas ubi necen protegidas por las porciones 410-1 y 410-3 nto, contienen material sacrificatorio.
La figura 4F muestra la remoción de las p y 410-3 del material protector 410 para expo 401 y 403. El material sacrificatorio ento ado de las vias 401 y 403.
La figura 4G muestra el material térmico 04 sería un dispositivo de Peltier potencial. jas de esta estructura de Peltier. La primera ve e eliminan los pasos de enmascaramiento para el P y N . La segunda ventaja es que la densidad sitivos de Peltier aumenta a medida que un lado 01-404 actuaría como el punto de enfriamiento el otro lado sería el lado de calentamien sto, el transporte de calor en la dirección Z s ras la transferencia de calor en la dirección X e más difícil.
Aunque la descripción ha mostrado el mater ositado primero y el material tipo N depositado den no es crítico. Es decir, el material tipo itado primer,o si es mas conveniente.
Se debería señalar que el diferenc ida del punto caliente mediante conversión en rica. El efecto neto entonces seria que no amiento neto del dispositivo IC apilado 30 como do a que la energía es retornada al disposi do 30 en otra parte) pero sería enfriamiento lo i punto caliente". En consecuencia, se tien tado ahorros de energía generales para el dispos do 30.
Un dispositivo de Peltier es una bomba de c ere energía para mover calor de un punto a otro. e las modalidades descritas tienen ambos puntos istema, la energía térmica está siendo movida donde sería difícil de remover (alta res ca) a una ubicación donde es más fácil de rem que el ardor es distribuido de manera más de r lo ta l la operación del dispositivo IC apilado pu erado. El sistema de control puede conmu sitivo de Peltier para mover calor del punto A a erivación hacia delante) o del punto B al vación inversa) o aspirar calor a partir encia de temperatura entre los puntos A y izar el sistema. El equilibrio de energía ma TE dependerá de la eficiencia del disposi er y el ciclo de trabajo del sistema. Por lo ta sitivo de Peltier puede . recuperar cierta ener ma general, con base en el gradiente de tem o del sistema. En una modalidad en la cual exis s hileras, se pueden proporcionar dispositivos dos para mejorar la eficiencia de "aspiración de jemplo, un dispositivo de Peltier de enfriamient hilera ad efinido por las reivindicaciones anexas. Ade ce de la presente solicitud no pretende quedar s modalidades particulares del proceso, cación, composición de materia, medios, métodos itos en la descripción detallada. Un experto ca fácilmente apreciará, a partir de la descrip esente invención, que procesos, máquinas, fabr siciones de materia, medios, métodos o pas en en el 'presente o que se desarrollarán más a ejecutan sustancialmente la misma función o ncialmente el mismo resultado que las mod spondientes aqui descritas, pueden ser utiliz do con la presente invención. Por consiguien ndicaciones anexas pretenden incluir dentro ce dichos procesos, máquinas, fabricación,¦ compo

Claims (1)

  1. NOVEDAD DE LA INVENCION Habiendo descrito el presente invento, se c una novedad y, por lo tanto, se reclama como p ntenido en las siguientes: REIVINDICACIONES 1. - Un dispositivo IC apilado que comprende una hilera que tiene construidos en l itos activos y un dispositivo eléctrico térmico sitivo TE facilita el flujo térmico entre eamente deteriorada de dicho dispositivo IC ap dispositivo TE. 2. - El dispositivo IC apilado conformida ndicación 1, que además comprende menos otra iene circuitos activos . 3. - El dispositivo IC apilado conformida 5. - El dispositivo IC apilado de conformida ndicación 3, caracterizado porque dicho disposi ende un dispositivo de Peltier. 6. - El dispositivo IC apilado de conformida ndicación 1, que además comprende: al menos una conexión eléctrica desde sitivo TE a un elemento activo en dicho dispos do para permitir que dicho dispositivo TE su cia a dicho dispositivo activo, dicha potencia rtir del flujo térmico desde dicha área térm iorada . 7. - Un dispositivo IC apilado que comprende: primera y segunda hileras, y al menos un empalme P-N construido en una d as, dicho empalme opera para transferencia de /desde una ubicación térmicamente deteriorada una entrada para recibir señales de tivas para habilitar dicho empalme P-N. 10. - El dispositivo de conformidad ndicación 8, caracterizado porque dicho empa ende un dispositivo de Peltier. 11. - El dispositivo de conformidad ndicación 7, que además comprende: al menos una conexión eléctrica desde dicho un elemento activo en dicho dispositivo IC apil tir que dicho empalme P-N suministre potencia nto activo, dicha potencia generada a partir ia suministrada desde dicha ubicación térm iorada . 12. - Un método para controlar los gradie ratura no deseados en un IC, dicho método compren permitir que la energía fluya entre una u sitivo TE para permitir que dicho dispositivo TE de dicho flujo de energía. 14. - El método de conformidad con la reivin aracterizado porque dicha habilitación comprende: proporcionar corriente en una dirección sitivo TE para permitir que dicho disposit gue calor a dicho flujo de energía. 15. - El método de conformidad con la reivin aracterizado porque dicha habilitación comprende: remover energía de dicho dispositivo T tir que dicho dispositivo TE entregue potencia nto dentro de dicho IC. . 16. - El método de conformidad con la reivin caracterizado porque dicha ubicación térm iorada y dicho dispositivo TE están en di as de un dispositivo IC multi-hilera . calor fuera de dicho dispositivo IC multi-hilera 18. - El método de conformidad con la reivin aracterizado porque dicha habilitación comprende: aplicar corriente a dicho dispositivo TE ción particular. 19. - El método de conformidad con la reivin aracterizado porque dicha habilitación comprende: remover energía de dicho dispositivo TE. 20. - El método de conformidad con la reivin ue además comprende: aplicar dicha energía removida al menos nto construido dentro de dicho dispositivo IC a . 21. - Una dispositivo IC apilado que comprend al menos dos hileras unidas, cada hilera ntos de circuito construidos en la misma; y 23.- El dispositivo IC apilado de conformi eivindicación 21, que además comprende un sis ol que controla el dispositivo eléctrico térmi ar energía eléctrica a partir de un gradi ratura dentro del dispositivo IC apilado.
MX2010013880A 2008-06-27 2009-06-19 Control termico activo para dispositivos apilados. MX2010013880A (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/163,029 US8598700B2 (en) 2008-06-27 2008-06-27 Active thermal control for stacked IC devices
PCT/US2009/048031 WO2009158287A1 (en) 2008-06-27 2009-06-19 Active thermal control for stacked ic devices

Publications (1)

Publication Number Publication Date
MX2010013880A true MX2010013880A (es) 2011-01-20

Family

ID=40947576

Family Applications (1)

Application Number Title Priority Date Filing Date
MX2010013880A MX2010013880A (es) 2008-06-27 2009-06-19 Control termico activo para dispositivos apilados.

Country Status (13)

Country Link
US (2) US8598700B2 (es)
EP (1) EP2304792B1 (es)
JP (2) JP2011526081A (es)
KR (1) KR101318842B1 (es)
CN (1) CN102067308B (es)
BR (1) BRPI0914631B1 (es)
CA (1) CA2726476C (es)
ES (1) ES2796653T3 (es)
HU (1) HUE049459T2 (es)
MX (1) MX2010013880A (es)
RU (1) RU2479067C2 (es)
TW (1) TWI455278B (es)
WO (1) WO2009158287A1 (es)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598700B2 (en) 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
JP5347886B2 (ja) * 2009-10-05 2013-11-20 日本電気株式会社 ３次元半導体装置および３次元半導体装置の冷却方法
DE102010029526B4 (de) * 2010-05-31 2012-05-24 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element
US8995134B2 (en) 2011-05-27 2015-03-31 Lear Corporation Electrically-cooled power module
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
US20130306293A1 (en) * 2012-05-21 2013-11-21 Hamilton Sundstrand Space Systems International Extruded matching set radiators
US20130308273A1 (en) * 2012-05-21 2013-11-21 Hamilton Sundstrand Space Systems International Laser sintered matching set radiators
US8879266B2 (en) * 2012-05-24 2014-11-04 Apple Inc. Thin multi-layered structures providing rigidity and conductivity
JP2014066527A (ja) * 2012-09-24 2014-04-17 National Institute Of Advanced Industrial & Technology 積層ｌｓｉの接続状態の検査方法
US20140252531A1 (en) * 2013-03-07 2014-09-11 Qualcomm Incorporated Systems and methods for harvesting dissipated heat from integrated circuits (ics) in electronic devices into electrical energy for providing power for the electronic devices
JP2015023235A (ja) 2013-07-23 2015-02-02 株式会社東芝 半導体装置及びその製造方法
US10468330B2 (en) 2013-12-12 2019-11-05 Samsung Electronics Co., Ltd. Semiconductor chip and electronic system including the same
MA40285A (fr) * 2014-06-02 2017-04-05 Hat Teknoloji A S Configuration de cellule tridimensionnelle intégrée, réseau de refroidissement intégré et circuit intégré précaractérisé
KR102334301B1 (ko) * 2014-07-24 2021-12-02 삼성전자주식회사 열전 소자, 이의 제조 방법 및 이를 포함하는 반도체 장치
US9913405B2 (en) 2015-03-25 2018-03-06 Globalfoundries Inc. Glass interposer with embedded thermoelectric devices
US9559283B2 (en) 2015-03-30 2017-01-31 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US9941458B2 (en) 2015-03-30 2018-04-10 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US9746889B2 (en) * 2015-05-11 2017-08-29 Qualcomm Incorporated Package-on-package (PoP) device comprising bi-directional thermal electric cooler
RU2610302C2 (ru) * 2015-07-07 2017-02-09 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Марийский государственный университет" Способ формирования межслойных переходов в многослойной металлокерамической плате
CN105870083B (zh) * 2016-05-31 2019-01-18 福州大学 采用微热电发电机的3d芯片及其实现方法
US9773717B1 (en) 2016-08-22 2017-09-26 Globalfoundries Inc. Integrated circuits with peltier cooling provided by back-end wiring
WO2020051576A1 (en) * 2018-09-07 2020-03-12 Balma Jacob A Fine-grain dynamic solid-state cooling system

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501773A (nl) 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JPH01245549A (ja) * 1988-03-26 1989-09-29 Matsushita Electric Works Ltd 半導体装置およびその製法
JPH05226579A (ja) 1992-02-13 1993-09-03 Nec Corp 伝熱基板とその伝熱基板を用いた半導体装置および伝熱基板の製造方法
US5956569A (en) 1997-10-24 1999-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Integrated thermoelectric cooler formed on the backside of a substrate
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US20020084382A1 (en) 2000-11-27 2002-07-04 Crist James H. Aircraft deicer
NO20014399L (no) 2000-11-29 2002-05-30 Hewlett Packard Co En datastruktur og lagrings- og hentemetode som stötter ordinal-tallbasert datasöking og henting
JP3688582B2 (ja) * 2000-12-20 2005-08-31 株式会社フジクラ 電子機器の冷却装置
JP4817543B2 (ja) 2001-07-02 2011-11-16 富士通セミコンダクター株式会社 積層型マルチチップ半導体装置
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US6711904B1 (en) 2003-03-06 2004-03-30 Texas Instruments Incorporated Active thermal management of semiconductor devices
US7224059B2 (en) * 2003-10-21 2007-05-29 Intel Corporation Method and apparatus for thermo-electric cooling
US7250327B2 (en) * 2004-06-30 2007-07-31 Intel Corporation Silicon die substrate manufacturing process and silicon die substrate with integrated cooling mechanism
KR100629679B1 (ko) 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
JP4485865B2 (ja) * 2004-07-13 2010-06-23 Ｏｋｉセミコンダクタ株式会社 半導体装置、及びその製造方法
JP4482667B2 (ja) 2004-09-13 2010-06-16 独立行政法人産業技術総合研究所 冷却効果を持つ配線構造
US7544883B2 (en) * 2004-11-12 2009-06-09 International Business Machines Corporation Integrated thermoelectric cooling devices and methods for fabricating same
US8686277B2 (en) 2004-12-27 2014-04-01 Intel Corporation Microelectronic assembly including built-in thermoelectric cooler and method of fabricating same
US20060145356A1 (en) 2005-01-06 2006-07-06 International Business Machines Corporation On-chip cooling
RU2299497C2 (ru) 2005-05-06 2007-05-20 Геннадий Андреевич Блинов Способ изготовления трехмерного многокристального микромодуля
US8598700B2 (en) 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices

Also Published As

Publication number Publication date
US8598700B2 (en) 2013-12-03
KR101318842B1 (ko) 2013-10-17
WO2009158287A1 (en) 2009-12-30
KR20110039293A (ko) 2011-04-15
EP2304792A1 (en) 2011-04-06
BRPI0914631B1 (pt) 2020-09-29
ES2796653T3 (es) 2020-11-27
JP5868879B2 (ja) 2016-02-24
US20140043756A1 (en) 2014-02-13
BRPI0914631A2 (pt) 2015-10-20
RU2479067C2 (ru) 2013-04-10
CN102067308B (zh) 2015-04-01
CN102067308A (zh) 2011-05-18
CA2726476A1 (en) 2009-12-30
TWI455278B (zh) 2014-10-01
HUE049459T2 (hu) 2020-09-28
JP2011526081A (ja) 2011-09-29
EP2304792B1 (en) 2020-03-11
RU2011102933A (ru) 2012-08-10
JP2013140992A (ja) 2013-07-18
US8987062B2 (en) 2015-03-24
US20090321909A1 (en) 2009-12-31
CA2726476C (en) 2016-05-24
TW201017862A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
MX2010013880A (es) Control termico activo para dispositivos apilados.
EP2375191A1 (en) Thermo-electric structure
US20150188019A1 (en) Device, System and Method For Converting Solar Thermal Energy To Electricity By Thermoelectric Means
WO2015086184A1 (en) Semiconductor stack arrangement and semiconductor module
CN102195022A (zh) 模块化互连系统
CN201781448U (zh) 一种薄膜温差发电装置
US8166769B2 (en) Self-cooled vertical electronic component
CN113544897B (zh) 用于冷却电池模块的冷却系统、高压电池和机动车
US9299907B2 (en) Thin-film thermo-electric generator and fabrication method thereof
CN113921486A (zh) 电力电子组件和电力电子装置
EP3216056A1 (fr) Dispositif electronique de puissance a cellule de commutation 3d verticale
KR102582909B1 (ko) 개선된 성능을 갖는 열전기 발생기용 열 렌즈화 전극
KR20230052214A (ko) 액냉식 어셈블리 및 방법
EP3242322B1 (fr) Dispositif electronique de puissance a structure d'interconnexion electrique plane
CN110289241B (zh) 静电卡盘及其制作方法、工艺腔室和半导体处理设备
KR20130019883A (ko) 열전 모듈 및 열전 모듈의 제조방법
JP2007509498A (ja) 熱電モジュール
GB2506393A (en) Chemical reactor for enabling pairwise fluid contacts
JP2006165273A (ja) 熱電変換装置

Legal Events

Date Code Title Description
FG Grant or registration