JP2013191753A - 半導体装置及びその使用方法 - Google Patents

半導体装置及びその使用方法 Download PDF

Info

Publication number
JP2013191753A
JP2013191753A JP2012057423A JP2012057423A JP2013191753A JP 2013191753 A JP2013191753 A JP 2013191753A JP 2012057423 A JP2012057423 A JP 2012057423A JP 2012057423 A JP2012057423 A JP 2012057423A JP 2013191753 A JP2013191753 A JP 2013191753A
Authority
JP
Japan
Prior art keywords
electrode
connection electrode
semiconductor
type
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012057423A
Other languages
English (en)
Other versions
JP5928022B2 (ja
Inventor
Weh-Hao Wu
文豪 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012057423A priority Critical patent/JP5928022B2/ja
Publication of JP2013191753A publication Critical patent/JP2013191753A/ja
Application granted granted Critical
Publication of JP5928022B2 publication Critical patent/JP5928022B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】放熱面積が大きく、熱放出の効率を向上させることのできる信頼性の高い半導体装置を実現する。
【解決手段】積層された複数の半導体チップ１ａ，１ｂ，１ｃと、各半導体チップ１ａ，１ｂ，１ｃに設けられた貫通電極１４ａ，１５ａ，１６ａと、半導体チップ１ａの外表面で貫通電極１４ａと電気的に接続された第１の接続電極１７ａと、半導体チップ１ｃの外表面で貫通電極１６ａと電気的に接続された第２の接続電極１８ａと、隣接する半導体チップ１ｂ，１ｃ間に設けられており、双方の半導体チップ１ｂ，１ｃの貫通電極１５ａ，１６ａと電気的に接続された第３の接続電極１９ａとを含み半導体装置が構成されており、貫通電極１４ａ，１５ａと貫通電極１６ａとが互いに反対導電型の半導体材料を有する。
【選択図】図１

Description

本発明は、半導体装置及びその使用方法に関する。
近年では、いわゆる２次元半導体集積プロセス技術の物理的限界が近づきつつある。この集積プロセス技術では、大規模集積回路の高速化、電力抑制を効果的に実現することは困難になっている。また、光信号伝送、無線伝送技術でも、製造コストの上昇、信頼性の低下、低電力化の困難性等の原因で、この集積プロセス技術の実用化はなされてない。そこで、これらの問題に対処可能であり、集積回路の動作を高速化することのできる技術として、いわゆる３次元半導体の積層プロセス技術（以下、３次元半導体積層技術と言う）が注目されている。
特開２０１１−８２２５２号公報
３次元半導体積層技術では、複数の半導体チップを縦積みで積層する構成を採る。そのため、特に積層構造の中間層に位置する半導体チップの冷却が問題となる。
特許文献１では、半導体チップを貫通する貫通孔にペルチェ素子を形成し、半導体チップを冷却する方式が提案されている。しかしながらこの技術では、構造上、放熱面が一面のみである。そのため、放熱面積が小さく、熱放出の効率が限定される。
本発明は、上記の課題に鑑みてなされたものであり、放熱面積が大きく、熱放出の効率を向上させることのできる信頼性の高い半導体装置及びその使用方法を提供することを目的とする。
半導体装置の一態様は、積層された複数の半導体チップと、前記各半導体チップに設けられた貫通電極と、最外に位置する一方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第１の接続電極と、最外に位置する他方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第２の接続電極と、隣接する前記半導体チップ間に設けられており、双方の前記半導体チップの前記貫通電極と電気的に接続された第３の接続電極とを含み、前記第３の接続電極と前記第１の接続電極との間を接続する前記貫通電極と、前記第３の接続電極と前記第２の接続電極との間を接続する前記貫通電極とが、互いに反対導電型の半導体材料を有する。
半導体装置の使用方法の一態様は、積層された複数の半導体チップと、前記各半導体チップに設けられた貫通電極と、最外に位置する一方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第１の接続電極と、最外に位置する他方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第２の接続電極と、隣接する前記半導体チップ間に設けられており、双方の前記半導体チップの前記貫通電極と電気的に接続された第３の接続電極とを含み、前記第３の接続電極と前記第１の接続電極との間を接続する前記貫通電極と、前記第３の接続電極と前記第２の接続電極との間を接続する前記貫通電極とが、互いに反対導電型の半導体材料を有する半導体装置を用いて、前記第１の接続電極と前記第２の接続電極との間に電流を印加し、前記第３の接続電極において吸熱して、前記第１の接続電極及び前記第２の接続電極において夫々放熱する。
上記した諸態様によれば、放熱面積が大きく、熱放出の効率を向上させることのできる信頼性の高い半導体装置が実現し、当該半導体装置を用いた熱放出の効率の極めて高い使用方法が実現する。
第１の実施形態によるペルチェ素子を利用した半導体装置の構成を示す概略断面図である。 貫通孔の形成された半導体チップを示す模式図である。 貫通電極の形成された半導体チップを示す模式図である。 第２の実施形態によるペルチェ素子を利用した半導体装置の構成を示す概略断面図である。 第３の実施形態によるペルチェ素子を利用した半導体装置の構成を示す概略断面図である。
以下、半導体装置及びその使用方法の具体的な実施形態について、図面を参照しながら詳細に説明する。これら諸実施形態による半導体装置は、３次元半導体積層技術により形成されるものであり、いわゆるペルチェ素子を利用した冷却機構を備えた半導体装置である。
（第１の実施形態）
図１は、第１の実施形態によるペルチェ素子を利用した半導体装置の構成を示す概略断面図である。
本実施形態による半導体装置は、複数、ここでは３つの半導体チップ１ａ，１ｂ，１ｃが張り合わされてなる積層構造１において、複数のペルチェ素子、ここでは２種の冷却構造体２ａ，２ｂが設けられて構成されている。
半導体チップ１ａ，１ｂ，１ｃの構造について、半導体チップ１ａを例示して説明する。
図２は、貫通孔の形成された半導体チップを示す模式図であり、（ａ）が概略平面図、（ｂ）が（ａ）の破線Ｉ−Ｉ'に沿った概略断面図である。図３は、貫通電極の形成された半導体チップを示す模式図であり、（ａ）が概略平面図、（ｂ）が（ａ）の破線Ｉ−Ｉ'に沿った概略断面図である。
図２に示すように、半導体チップ１ａは、半導体基板１１上に素子層１２が形成されている。素子層１２は、半導体基板１１上にＭＯＳトランジスタや各種の半導体メモリ等の機能素子が形成され、これら機能素子と電気的に接続された複数の配線の層が積層形成されて構成される。
半導体チップ１ａには、機能素子の形成領域以外の所定部位に半導体基板１１及び素子層１２を貫通する所定数の貫通孔、ここでは２つの貫通孔１３ａ，１３ｂが形成されている。
図３に示すように、貫通孔１３ａ，１３ｂが熱電材料としてｐ型又はｎ型半導体材料、ここでは何れもｎ型半導体材料で充填され、ｎ型貫通電極（through silicon via）１４ａ，１４ｂが形成される。貫通孔１３ａ，１３ｂを埋め込むｐ型半導体材料としては例えばＢｉ2Ｔｅ3、ＣｅＳｂ2.85Ｔｅ0.15、Ｍｇ2Ｓｉ等、ｎ型半導体材料としては例えばＢｉ0.3Ｓｂ1.7Ｔｅ3、ＣｏＳｂ3、ＭｎＳｉ1.73等が挙げられる。
半導体チップ１ｂには、半導体チップ１ａと同様に半導体基板及び素子層を貫通する貫通孔１３ａ，１３ｂが形成され、貫通孔１３ａをｎ型半導体材料で充填するｎ型貫通電極１５ａと、貫通孔１３ｂをｐ型半導体材料で充填するｐ型貫通電極１５ｂとが形成されている。
半導体チップ１ｃには、半導体チップ１ａと同様に半導体基板及び素子層を貫通する貫通孔１３ａ，１３ｂが形成され、貫通孔１３ａ，１３ｂを何れもｐ型半導体材料で充填するｐ型貫通電極１６ａ，１６ｂが形成されている。
図１に示すように、半導体チップ１ａ，１ｂ，１ｃが張り合わされた積層構造１では、最外に位置する一方の半導体チップ１ａの外表面には、ｎ型貫通電極１４ａ，１４ｂと電気的に接続された第１の接続電極１７ａ，１７ｂが形成されている。最外に位置する他方の半導体チップ１ｃの外表面には、ｐ型貫通電極１６ａ，１６ｂと電気的に接続された第２の接続電極１８ａ，１８ｂが形成されている。
半導体チップ１ｂと半導体チップ１ｃとの間には、積層構造１の左側において、第３の接続電極１９ａが形成されている。第３の接続電極１９ａの一方の面に半導体チップ１ｂのｎ型貫通電極１５ａが、他方の面に半導体チップ１ｃのｐ型貫通電極１６ａが接続されている。第３の接続電極１９ａに対して、ｎ型貫通電極１５ａとｐ型貫通電極１６ａとが位置整合して接続されている。
半導体チップ１ｂと半導体チップ１ｃとの間では、積層構造１の右側において、半導体チップ１ｂのｐ型貫通電極１５ｂと半導体チップ１ｃのｐ型貫通電極１６ｂとが位置整合して接続されている。ｐ型貫通電極１５ｂとｐ型貫通電極１６ｂとの間に所定の接続電極を形成し、この接続電極を介して両者を電気的に接続することが考えられるが、ここでは図示を省略する。
半導体チップ１ａと半導体チップ１ｂとの間では、積層構造１の左側において、半導体チップ１ａのｎ型貫通電極１４ａと半導体チップ１ｂのｎ型貫通電極１５ａとが位置整合して接続されている。ｎ型貫通電極１４ａとｎ型貫通電極１５ａとの間に所定の接続電極を形成し、この接続電極を介して両者を電気的に接続することが考えられるが、ここでは図示を省略する。
半導体チップ１ａと半導体チップ１ｂとの間には、積層構造１の右側において、第３の接続電極１９ｂが形成されている。第３の接続電極１９ｂの一方の面に半導体チップ１ａのｎ型貫通電極１４ｂが、他方の面に半導体チップ１ｂのｐ型貫通電極１５ｂが接続されている。第３の接続電極１９ｂに対して、ｎ型貫通電極１４ｂとｐ型貫通電極１５ｂとが位置整合して接続されている。
第３の接続電極１９ａ，１９ｂは、積層構造１の内部において特定された、発熱点（ホットスポット）２０ａ，２０ｂの近傍に配置される。ホットスポット２０ａ，２０ｂは、半導体装置の製造プロセスにおいて、熱シミュレーション等により特定される。本実施形態では、冷却構造体２ａ，２ｂは、熱シミュレーション等で特定されたホットスポット２０ａ，２０ｂに第３の接続電極１９ａ，１９ｂの少なくとも一部が熱的に接続するように、設けられる。
積層構造１の左側において、第１の接続電極１７ａ、ｎ型貫通電極１４ａ，１５ａ、第３の接続電極１９ａ、ｐ型貫通電極１６ａ、及び第２の接続電極１８ａが直列に接続されて、冷却構造体２ａが構成される。
積層構造１の右側において、第１の接続電極１７ｂ、ｎ型貫通電極１４ｂ、第３の接続電極１９ｂ、ｐ型貫通電極１５ｂ，１６ｂ、及び第２の接続電極１８ｂが直列に接続されて、冷却構造体２ｂが構成される。
冷却構造体２ａには、その第１の接続電極１７ａと第２の接続電極１８ａとの間に電源３ａが接続される。
冷却構造体２ｂには、その第１の接続電極１７ｂと第２の接続電極１８ｂとの間に電源３ｂが接続される。
本実施形態による半導体装置では、その冷却を行う際には、電源３ａにより、冷却構造体２ａに第１の接続電極１７ａから第２の接続電極１８ａへ向かう方向（図１中の矢印Ａ１の方向）に直流電流が印加される。電源３ｂにより、冷却構造体２ｂに第１の接続電極１７ｂから第２の接続電極１８ｂへ向かう方向（図１中の矢印Ａ２の方向）に直流電流が印加される。
ペルチェ素子では、接続された互いに反対導電型（ｐ型及びｎ型）の熱電半導体において、ｎ型半導体からｐ型半導体へ向かう方向に直流電流が印加されると両者の接続部位（界面）で吸熱し、両者の各端部で放熱する。
冷却構造体２ａでは、電源３ａによる直流電流の印加により、ホットスポット２０ａと熱的に接続された第３の接続電極１９ａでホットスポット２０ａから発生する熱を吸熱し、第１の接続電極１７ａ及び第２の接続電極１８ａの双方で放熱する。
冷却構造体２ｂでは、電源３ｂによる直流電流の印加により、ホットスポット２０ｂと熱的に接続された第３の接続電極１９ｂでホットスポット２０ｂから発生する熱を吸熱し、第１の接続電極１７ｂ及び第２の接続電極１８ｂの双方で放熱する。
以上説明したように、本実施形態による半導体装置では、積層構造１の内部にホットスポット２０ａ，２０ｂが存在する場合に、積層構造１の両面で放熱することができる。そのため、放熱面積が大きく、熱放出の効率を向上させることのできる信頼性の高い半導体装置が実現する。
（第２の実施形態）
本実施形態では、第１の実施形態と同様にペルチェ素子を利用した半導体装置を開示するが、電流印加の形態等が異なる点で第１の実施形態と相違する。なお、第１の実施形態による半導体装置に対応する構成部材等については、同符号を付す。
図４は、第２の実施形態によるペルチェ素子を利用した半導体装置の構成を示す概略断面図である。
本実施形態による半導体装置は、複数、ここでは３つの半導体チップ１ａ，１ｂ，１ｃが張り合わされてなる積層構造１において、複数のペルチェ素子、ここでは冷却構造体２１が設けられて構成されている。
半導体チップ１ａには、機能素子の形成領域以外の所定部位に半導体基板及び素子層を貫通する所定数の貫通孔、ここでは２つの貫通孔１３ａ，１３ｂが形成され、貫通孔１３ａをｎ型半導体材料で充填するｎ型貫通電極１４ａと、貫通孔１３ｂをｐ型半導体材料で充填するｐ型貫通電極２２とが形成されている。
半導体チップ１ｂには、半導体チップ１ａと同様に半導体基板及び素子層を貫通する貫通孔１３ａ，１３ｂが形成され、貫通孔１３ａ，１３ｂを何れもｎ型半導体材料で充填するｎ型貫通電極１５ａ，２３が形成されている。
半導体チップ１ｃには、半導体チップ１ａと同様に半導体基板及び素子層を貫通する貫通孔１３ａ，１３ｂが形成され、貫通孔１３ａをｐ型半導体材料で充填するｐ型貫通電極１６ａと、貫通孔１３ｂをｎ型半導体材料で充填するｎ型貫通電極２４とが形成されている。
積層構造１では、最外に位置する一方の半導体チップ１ａの外表面には、ｎ型貫通電極１４ａと電気的に接続された第１の接続電極１７ａと、ｐ型貫通電極２２と電気的に接続された第１の接続電極２５とが形成されている。最外に位置する他方の半導体チップ１ｃの外表面には、ｐ型貫通電極１６ａ及びｎ型貫通電極２４の双方と電気的に接続された第２の接続電極２６が形成されている。
半導体チップ１ｂと半導体チップ１ｃとの間には、積層構造１の左側において、第３の接続電極１９ａが形成されている。第３の接続電極１９ａの一方の面に半導体チップ１ｂのｎ型貫通電極１５ａが、他方の面に半導体チップ１ｃのｐ型貫通電極１６ａが接続されている。第３の接続電極１９ａに対して、ｎ型貫通電極１５ａとｐ型貫通電極１６ａとが位置整合して接続されている。
半導体チップ１ｂと半導体チップ１ｃとの間では、積層構造１の右側において、半導体チップ１ｂのｎ型貫通電極２３と半導体チップ１ｃのｎ型貫通電極２４とが位置整合して接続されている。ｎ型貫通電極２３とｎ型貫通電極２４との間に所定の接続電極を形成し、この接続電極を介して両者を電気的に接続することが考えられるが、ここでは図示を省略する。
半導体チップ１ａと半導体チップ１ｂとの間では、積層構造１の左側において、半導体チップ１ａのｎ型貫通電極１４ａと半導体チップ１ｂのｎ型貫通電極１５ａとが位置整合して接続されている。ｎ型貫通電極１４ａとｎ型貫通電極１５ａとの間に所定の接続電極を形成し、この接続電極を介して両者を電気的に接続することが考えられるが、ここでは図示を省略する。
半導体チップ１ａと半導体チップ１ｂとの間には、積層構造１の右側において、第３の接続電極２７が形成されている。第３の接続電極２７の一方の面に半導体チップ１ａのｐ型貫通電極２２が、他方の面に半導体チップ１ｂのｎ型貫通電極２３が接続されている。第３の接続電極２７に対して、ｐ型貫通電極２２とｎ型貫通電極２３とが位置整合して接続されている。
第３の接続電極１９ａ，２７は、積層構造１の内部において特定された、ホットスポット２８ａ，２８ｂの近傍に配置される。ホットスポット２８ａ，２８ｂは、半導体装置の製造プロセスにおいて、熱シミュレーション等により特定される。本実施形態では、冷却構造体２１は、熱シミュレーション等で特定されたホットスポット２８ａ，２８ｂに第３の接続電極１９ａ，２７の少なくとも一部が熱的に接続するように、設けられる。
積層構造１において、第１の接続電極１７ａ、ｎ型貫通電極１４ａ，１５ａ、第３の接続電極１９ａ、ｐ型貫通電極１６ａ、第２の接続電極２６、ｎ型貫通電極２４，２３、第３の接続電極２７、ｐ型貫通電極２２、及び第１の接続電極２５が直列に接続されて、冷却構造体２１が構成される。
冷却構造体２１には、その第１の接続電極１９ａと第１の接続電極２５との間に電源２９が接続される。
本実施形態による半導体装置では、その冷却を行う際には、電源２９により、冷却構造体２１に第１の接続電極１９ａから第１の接続電極２５へ向かう方向（図４中の矢印Ａ１，Ａ２の方向）に直流電流が印加される。
冷却構造体２１では、電源２９による直流電流の印加により、ホットスポット２８ａと熱的に接続された第３の接続電極１９ａと、ホットスポット２８ｂと熱的に接続された第３の接続電極２７とでホットスポット２８ａ，２８ｂから発生する熱を吸熱する。そして、第１の接続電極１７ａ，２２及び第２の接続電極２６の双方で放熱する。
以上説明したように、本実施形態による半導体装置では、１つの電源２９を用いた簡素な構成で、積層構造１の内部にホットスポット２８ａ，２８ｂが存在する場合に、積層構造１の両面で放熱することができる。そのため、放熱面積が大きく、熱放出の効率を向上させることのできる信頼性の高い簡素な構成の半導体装置が実現する。
（第３の実施形態）
本実施形態では、第１の実施形態と同様にペルチェ素子を利用した半導体装置を開示するが、一部の貫通電極の形成位置を変える点で第１の実施形態と相違する。なお、第１の実施形態による半導体装置に対応する構成部材等については、同符号を付す。
図５は、第３の実施形態によるペルチェ素子を利用した半導体装置の構成を示す概略断面図である。
本実施形態による半導体装置は、複数、ここでは３つの半導体チップ１ａ，１ｂ，１ｃが張り合わされてなる積層構造１において、複数のペルチェ素子、ここでは２種の冷却構造体２ａ，３１が設けられて構成されている。
半導体チップ１ａには、機能素子の形成領域以外の所定部位に半導体基板及び素子層を貫通する所定数の貫通孔、ここでは２つの貫通孔１３ａ，１３ｂが形成され、貫通孔１３ａ，１３ｂを何れもｎ型半導体材料で充填するｎ型貫通電極１４ａ，１４ｂが形成されている。
半導体チップ１ｂには、半導体チップ１ａと同様に半導体基板及び素子層を貫通する貫通孔１３ａ，３２が形成され、貫通孔１３ａをｎ型半導体材料で充填するｎ型貫通電極１５ａと、貫通孔３２をｐ型半導体材料で充填するｐ型貫通電極３３とが形成されている。ｐ型貫通電極３３は、半導体チップ１ａのｎ型貫通電極１４ｂとは不整合な位置に形成されている。
半導体チップ１ｃには、半導体チップ１ａと同様に半導体基板及び素子層を貫通する貫通孔１３ａ，３４が形成され、貫通孔１３ａ，３４を何れもｐ型半導体材料で充填するｐ型貫通電極１６ａ，３５が形成されている。ｐ型貫通電極３５は、半導体チップ１ｂのｐ型貫通電極３３と整合する位置に形成されている。
積層構造１では、最外に位置する一方の半導体チップ１ａの外表面には、ｎ型貫通電極１４ａ，１４ｂと電気的に接続された第１の接続電極１７ａ，１７ｂが形成されている。最外に位置する他方の半導体チップ１ｃの外表面には、ｐ型貫通電極１６ａ，３５と電気的に接続された第２の接続電極１８ａ，３６が形成されている。
半導体チップ１ｂと半導体チップ１ｃとの間には、積層構造１の左側において、第３の接続電極１９ａが形成されている。第３の接続電極１９ａの一方の面に半導体チップ１ｂのｎ型貫通電極１５ａが、他方の面に半導体チップ１ｃのｐ型貫通電極１６ａが接続されている。第３の接続電極１９ａに対して、ｎ型貫通電極１５ａとｐ型貫通電極１６ａとが位置整合して接続されている。
半導体チップ１ｂと半導体チップ１ｃとの間では、積層構造１の右側において、半導体チップ１ｂのｐ型貫通電極３３と半導体チップ１ｃのｐ型貫通電極３５とが位置整合して接続されている。ｐ型貫通電極３３とｐ型貫通電極３５との間に所定の接続電極を形成し、この接続電極を介して両者を電気的に接続することが考えられるが、ここでは図示を省略する。
半導体チップ１ａと半導体チップ１ｂとの間では、積層構造１の左側において、半導体チップ１ａのｎ型貫通電極１４ａと半導体チップ１ｂのｎ型貫通電極１５ａとが位置整合して接続されている。ｎ型貫通電極１４ａとｎ型貫通電極１５ａとの間に所定の接続電極を形成し、この接続電極を介して両者を電気的に接続することが考えられるが、ここでは図示を省略する。
半導体チップ１ａと半導体チップ１ｂとの間には、積層構造１の右側において、第３の接続電極３７が形成されている。第３の接続電極３７の一方の面に半導体チップ１ａのｎ型貫通電極１４ｂが、他方の面に半導体チップ１ｂのｐ型貫通電極３３が接続されている。第３の接続電極３７に対して、ｎ型貫通電極１４ｂとｐ型貫通電極３３とは不整合な位置で接続されている。
本実施形態では、半導体チップ、例えば半導体チップ１ｂ，１ｃにペルチェ素子の貫通孔を形成する際に、半導体チップ１ｂ，１ｃの機能素子の形成領域等との関係で、下層の半導体チップ１ａの貫通孔と整合する位置に形成できない場合を想定している。この場合、半導体チップ１ｂ，１ｃの貫通孔を、機能素子の形成領域等を回避して、半導体チップ１ａの貫通孔と位置をずらして形成しても、ｎ型貫通電極１４ｂとｐ型貫通電極３３との確実な電気的接続が得られるように第３の接続電極３７を形成する。例えば、第３の接続電極３７を第３の接続電極１９ａよりも幾分大きいサイズに形成する。このように本実施形態では、半導体素子の大きな設計自由度をもって、ペルチェ素子の貫通電極を形成することができる。
第３の接続電極１９ａ，３７は、積層構造１の内部において特定された、ホットスポット３８ａ，３８ｂの近傍に配置される。ホットスポット３８ａ，３８ｂは、半導体装置の製造プロセスにおいて、熱シミュレーション等により特定される。本実施形態では、冷却構造体２ａ，３１は、熱シミュレーション等で特定されたホットスポット３８ａ，３８ｂに第３の接続電極１９ａ，３７の少なくとも一部が熱的に接続するように、設けられる。
積層構造１の左側において、第１の接続電極１７ａ、ｎ型貫通電極１４ａ，１５ａ、第３の接続電極１９ａ、ｐ型貫通電極１６ａ、及び第２の接続電極１８ａが直列に接続されて、冷却構造体２ａが構成される。
積層構造１の右側において、第１の接続電極１７ｂ、ｎ型貫通電極１４ｂ、第３の接続電極３７、ｐ型貫通電極３３，３５、及び第２の接続電極３６が直列に接続されて、冷却構造体３１が構成される。
冷却構造体２ａには、その第１の接続電極１７ａと第２の接続電極１８ａとの間に電源３ａが接続される。
冷却構造体３１には、その第１の接続電極１７ｂと第２の接続電極３６との間に電源３ｂが接続される。
本実施形態による半導体装置では、その冷却を行う際には、電源３ａにより、冷却構造体２ａに第１の接続電極１７ａから第２の接続電極１８ａへ向かう方向（図５中の矢印Ａ１の方向）に直流電流が印加される。電源３ｂにより、冷却構造体３１に第１の接続電極１７ｂから第２の接続電極３６へ向かう方向（図５中の矢印Ａ２の方向）に直流電流が印加される。
冷却構造体２ａでは、電源３ａによる直流電流の印加により、ホットスポット３８ａと熱的に接続された第３の接続電極１９ａでホットスポット３８ａから発生する熱を吸熱し、第１の接続電極１７ａ及び第２の接続電極１８ａの双方で放熱する。
冷却構造体３１では、電源３ｂによる直流電流の印加により、ホットスポット３８ｂと熱的に接続された第３の接続電極３７でホットスポット３８ｂから発生する熱を吸熱し、第１の接続電極１７ｂ及び第２の接続電極３６の双方で放熱する。
以上説明したように、本実施形態による半導体装置では、積層構造１の内部にホットスポット３８ａ，３８ｂが存在する場合に、積層構造１の両面で放熱することができる。そのため、放熱面積が大きく、熱放出の効率を向上させることのできる信頼性の高い設計自由度の大きな半導体装置が実現する。
以下、半導体装置及びその使用方法の諸態様を付記としてまとめて記載する。
（付記１）積層された複数の半導体チップと、
前記各半導体チップに設けられた貫通電極と、
最外に位置する一方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第１の接続電極と、
最外に位置する他方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第２の接続電極と、
隣接する前記半導体チップ間に設けられており、双方の前記半導体チップの前記貫通電極と電気的に接続された第３の接続電極と
を含み、
前記第３の接続電極と前記第１の接続電極との間を接続する前記貫通電極と、前記第３の接続電極と前記第２の接続電極との間を接続する前記貫通電極とが、互いに反対導電型の半導体材料を有することを特徴とする半導体装置。
（付記２）前記第３の接続電極と前記第１の接続電極との間を接続する前記貫通電極と、前記第３の接続電極と前記第２の接続電極との間を接続する前記貫通電極とが、前記第３の接続電極に対して互いに不整合な位置で接続されていることを特徴とする付記１に記載の半導体装置。
（付記３）積層された複数の前記半導体チップに、前記各貫通電極、前記第１の接続電極、前記第２の接続電極、及び前記第３の接続電極を含む構造体が複数並設されていることを特徴とする付記１又は２に記載の半導体装置。
（付記４）前記第３の接続電極は、前記半導体チップにおける発熱点の近傍に設けられていることを特徴とする付記１〜３のいずれか１項に記載の半導体装置。
（付記５）積層された複数の半導体チップと、
前記各半導体チップに設けられた貫通電極と、
最外に位置する一方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第１の接続電極と、
最外に位置する他方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第２の接続電極と、
隣接する前記半導体チップ間に設けられており、双方の前記半導体チップの前記貫通電極と電気的に接続された第３の接続電極と
を含み、
前記第３の接続電極と前記第１の接続電極との間を接続する前記貫通電極と、前記第３の接続電極と前記第２の接続電極との間を接続する前記貫通電極とが、互いに反対導電型の半導体材料を有する半導体装置を用いて、
前記第１の接続電極と前記第２の接続電極との間に電流を印加し、前記第３の接続電極において吸熱して、前記第１の接続電極及び前記第２の接続電極において夫々放熱することを特徴とする半導体装置の使用方法。
（付記６）前記第３の接続電極と前記第１の接続電極との間を接続する前記貫通電極と、前記第３の接続電極と前記第２の接続電極との間を接続する前記貫通電極とが、前記第３の接続電極に対して互いに不整合な位置で接続されていることを特徴とする付記５に記載の半導体装置の使用方法。
（付記７）積層された複数の前記半導体チップに、前記各貫通電極、前記第１の接続電極、前記第２の接続電極、及び前記第３の接続電極を含む構造体が複数並設されていることを特徴とする付記５又は６に記載の半導体装置の使用方法。
（付記８）前記第３の接続電極は、前記半導体チップにおける発熱点の近傍に設けられていることを特徴とする付記５〜７のいずれか１項に記載の半導体装置の使用方法。
１ 積層構造
１ａ，１ｂ，１ｃ 半導体チップ
２ａ，２ｂ，２１，３１ 冷却構造体
３ａ，３ｂ，２９ 電源
１１ 半導体基板
１２ 素子層
１３ａ，１３ｂ，３２，３４ 貫通孔
１４ａ，１４ｂ，１５ａ，２３，２４ ｎ型貫通電極
１５ｂ，１６ａ，１６ｂ，２２，３３，３５ ｐ型貫通電極
１７ａ，１７ｂ，２５ 第１の接続電極
１８ａ，１８ｂ，２６，３６ 第２の接続電極
１９ａ，１９ｂ，２７，３７ 第３の接続電極
２０ａ，２０ｂ、２８ａ，２８ｂ，３８ａ，３８ｂ ホットスポット

Claims (6)

  1. 積層された複数の半導体チップと、
    前記各半導体チップに設けられた貫通電極と、
    最外に位置する一方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第１の接続電極と、
    最外に位置する他方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第２の接続電極と、
    隣接する前記半導体チップ間に設けられており、双方の前記半導体チップの前記貫通電極と電気的に接続された第３の接続電極と
    を含み、
    前記第３の接続電極と前記第１の接続電極との間を接続する前記貫通電極と、前記第３の接続電極と前記第２の接続電極との間を接続する前記貫通電極とが、互いに反対導電型の半導体材料を有することを特徴とする半導体装置。
  2. 前記第３の接続電極と前記第１の接続電極との間を接続する前記貫通電極と、前記第３の接続電極と前記第２の接続電極との間を接続する前記貫通電極とが、前記第３の接続電極に対して互いに不整合な位置で接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 積層された複数の前記半導体チップに、前記各貫通電極、前記第１の接続電極、前記第２の接続電極、及び前記第３の接続電極を含む構造体が複数並設されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第３の接続電極は、前記半導体チップにおける発熱点の近傍に設けられていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 積層された複数の半導体チップと、
    前記各半導体チップに設けられた貫通電極と、
    最外に位置する一方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第１の接続電極と、
    最外に位置する他方の前記半導体チップの外表面で前記貫通電極と電気的に接続された第２の接続電極と、
    隣接する前記半導体チップ間に設けられており、双方の前記半導体チップの前記貫通電極と電気的に接続された第３の接続電極と
    を含み、
    前記第３の接続電極と前記第１の接続電極との間を接続する前記貫通電極と、前記第３の接続電極と前記第２の接続電極との間を接続する前記貫通電極とが、互いに反対導電型の半導体材料を有する半導体装置を用いて、
    前記第１の接続電極と前記第２の接続電極との間に電流を印加し、前記第３の接続電極において吸熱して、前記第１の接続電極及び前記第２の接続電極において夫々放熱することを特徴とする半導体装置の使用方法。
  6. 前記第３の接続電極と前記第１の接続電極との間を接続する前記貫通電極と、前記第３の接続電極と前記第２の接続電極との間を接続する前記貫通電極とが、前記第３の接続電極に対して互いに不整合な位置で接続されていることを特徴とする請求項５に記載の半導体装置の使用方法。
JP2012057423A 2012-03-14 2012-03-14 半導体装置及びその使用方法 Expired - Fee Related JP5928022B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012057423A JP5928022B2 (ja) 2012-03-14 2012-03-14 半導体装置及びその使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012057423A JP5928022B2 (ja) 2012-03-14 2012-03-14 半導体装置及びその使用方法

Publications (2)

Publication Number Publication Date
JP2013191753A true JP2013191753A (ja) 2013-09-26
JP5928022B2 JP5928022B2 (ja) 2016-06-01

Family

ID=49391704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012057423A Expired - Fee Related JP5928022B2 (ja) 2012-03-14 2012-03-14 半導体装置及びその使用方法

Country Status (1)

Country Link
JP (1) JP5928022B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017531922A (ja) * 2014-10-09 2017-10-26 コンソルツィオ デルタ ティ リサーチ 内部ボイド及び熱伝導経路調整ビアを備える面外熱流束構成で動作する３ｄ集積化熱電発電機
WO2019186644A1 (ja) * 2018-03-26 2019-10-03 ウルトラメモリ株式会社 半導体モジュール、半導体装置、及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226579A (ja) * 1992-02-13 1993-09-03 Nec Corp 伝熱基板とその伝熱基板を用いた半導体装置および伝熱基板の製造方法
JP2008147323A (ja) * 2006-12-08 2008-06-26 Murata Mfg Co Ltd 熱電変換モジュールおよびその製造方法
JP2011040624A (ja) * 2009-08-13 2011-02-24 Fujitsu Ltd 電子装置、及びその製造方法
JP2011082252A (ja) * 2009-10-05 2011-04-21 Nec Corp ３次元半導体装置および３次元半導体装置の冷却方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226579A (ja) * 1992-02-13 1993-09-03 Nec Corp 伝熱基板とその伝熱基板を用いた半導体装置および伝熱基板の製造方法
JP2008147323A (ja) * 2006-12-08 2008-06-26 Murata Mfg Co Ltd 熱電変換モジュールおよびその製造方法
JP2011040624A (ja) * 2009-08-13 2011-02-24 Fujitsu Ltd 電子装置、及びその製造方法
JP2011082252A (ja) * 2009-10-05 2011-04-21 Nec Corp ３次元半導体装置および３次元半導体装置の冷却方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017531922A (ja) * 2014-10-09 2017-10-26 コンソルツィオ デルタ ティ リサーチ 内部ボイド及び熱伝導経路調整ビアを備える面外熱流束構成で動作する３ｄ集積化熱電発電機
WO2019186644A1 (ja) * 2018-03-26 2019-10-03 ウルトラメモリ株式会社 半導体モジュール、半導体装置、及びその製造方法

Also Published As

Publication number Publication date
JP5928022B2 (ja) 2016-06-01

Similar Documents

Publication Publication Date Title
JP5868879B2 (ja) 積層ｉｃ装置のための能動的熱制御
TWI405361B (zh) 熱電元件及其製程、晶片堆疊結構及晶片封裝結構
JP2017073560A5 (ja)
TWI407545B (zh) 整合熱電元件與晶片的封裝體
JP2013077837A5 (ja)
CN204230225U (zh) 电子器件
JP2014204123A (ja) 印刷回路基板一体型熱電冷却器／加熱器
TW200806160A (en) High heat conductive substrate and manufacturing method thereof
TWI636535B (zh) 具有嵌埋式熱電裝置之玻璃中介層
JP6249931B2 (ja) 回路基板、回路基板の放熱構造、回路基板の製造方法
JP2019149501A (ja) 配線基板及び電子装置
JP5963732B2 (ja) チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体
JP5928022B2 (ja) 半導体装置及びその使用方法
CN103295982A (zh) 一种用于电子封装模块的覆铜陶瓷散热器
JP2011091152A (ja) パワーモジュール
CN105938821A (zh) 热增强的散热器
JP2017004997A (ja) 半導体装置
TWI509758B (zh) 三維積體電路
CN215912280U (zh) 线路板
JP2011082272A (ja) 熱電冷却装置
KR102297283B1 (ko) 열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지
JP2020191410A (ja) 放熱装置
CN110246818A (zh) 致冷晶片散热模组

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5928022

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees