Przedmiotem wynalazku jest sposób kodowania sekwencji bitów danych binarnych w sekwencje bitów kanalów binarnych.Sekwencja bitów danych jest podzielona na naste¬ pujace po sobie i sekwencyjne bloki zawierajace kazdy n bitów danych. Bloki te sa kodowane w sekwencyjne bloki (ni + n2) bitów kanalowych (ni + n2m), przy czym kazdy z tych bloków bitów kanalowych zawiera blok ni bitów informacyjnych oraz blok n2 bitów separacyjnych. Sekwencyjne bloki bitów informacyjnych sa odseparowane zaw¬ sze jednym blokiem bitów separacyjnych, dwa sekwencyjne bity kanalowe pierwszego typu — typu „1" — sa odseparowane przez przynajmniej d sekwencyjnych i nastepujacych po sobie bitów dru¬ giego typu — typu — „0" —, a ilosc kolejnych i nastepujacych po sobie bitów kanalowych dru¬ giego typu nie jest wieksza od k. Ponadto wynala¬ zek dotyczy demodulatora dekodujacego bity da¬ nych zakodowane wedlug niniejszego sposobu.Przy cyfrowej transmisji danych lub w magne¬ tycznych i optycznych systemach zapisu i repro¬ dukcji przesylana lub zapisywana informacja ma zwykle forme sekwencji symboli. Symbole te, ra¬ zem wziete, tworza alfabet, czesto binarny. Roz¬ patrujac alfabet binarny ( w dalszym ciagu niniej¬ szego opisu alfabet jest reprezentowany przez sym¬ bole „1*' i „0") jakikolwiek symbol tego alfabetu — na przyklad „1" — moze zostac napisany w kodzie NRZ-mark jako przejscie miedzy dwoma stanami 15 20 25 30 2 namagnesowania lub zogniskowania na dysku magnetycznym, tasmie lub na dysku optycznym.Drugi symbol „0", zapisuje sie jako brak tego przejscia.W praktyce istnieja pewne ograniczenia odnos¬ nie sekwencji symboli jakie moga wystepowac, stanowiace rezultat okreslonych wymagan stawia¬ nych przez system. Na przyklad, niektóre systemy musza pracowac z samogeneracja sygnalów zega¬ rowych. Narzuca to wymaganie, aby sekwencja na¬ dawanych lub zapisywanych sygnalów posiadala przejscia wystarczajace do generowania z sekwen¬ cji symboli sygnalów zegarowych, wymaganych dla detekcji i synchronizacji. Dalszym wymaga¬ niem jest nakaz nie wystepowania okreslonych sekwencji symboli w sygnale informacji, gdyz sekwencje te sa przeznaczone do celów specjal¬ nych, na przyklad sekwencja synchronizujaca.Imitacja sekwencji synchronizujacej przez sygnal informacji likwiduje jednoznacznosc sygnalu syn¬ chronizujacego powodujac w konsekwencji jego nieprzydatnosc do tego celu. Moze istniec tez wy¬ maganie, aby przejscia nie nastepowaly zbyt blisko jedno od drugiego dla ograniczenia zaklócen miedzy symbolami.Do zapisu magnetycznego lub optycznego wyma¬ ganie to moze byc wynikiem gestosci informacji w osrodku zapisujacym. Gdy dla okreslonej mini¬ malnej odleglosci miedzy dwoma nastepujacymi po sobie przejsciami na elemencie zapisujacym ulegnie UIU53 141 705 4 zwiekszeniu minimalny odcinek czasowy Tmin od¬ powiadajacy zapisywanemu sygnalowi, w tym sa¬ mym stopniu wzrasta gestosc informacji. Równiez wymagana minimalna szerokosc pasma Bmin jest zwiazana z minimalnym odcinkiem czasowym T min miedzy przejsciami zaleznoscia: 1 min q»xi : Z1min Przy uzycia kanalów informacyjnych nie prze¬ noszacych pradu stalego, co ma zwykle miejsce w magnetycznych kanalach zapisu, istnieje wymaga¬ nie aby sekwencje symboli w kanale *informacyj¬ nym zawieraly najmniejsza mozliwa skladowa stala, albo najlepiej nie zawieraly jej w ogóle.Stan techniki. Znany sposób tego rodzaju poda¬ ny jest w publikacji Tang, 6. T., Bahl, L. R., „Block codes for a class of constrained moiseless channels" (kody blokowe dla bezszumnych kana¬ lów z ograniczeniami). Information and Control, Vol. 17, no. 5, Dec 1970, s. 436—461. Artykul do¬ tyczy kodów blokowych, opartych na ograniczo¬ nych w typie d, k lub (d, k) q-narnych blokach symboli, które to bloki spelniaja nastepujace wy- . magania: — ograniczenie d: dwa symbole „1" sa oddzielone przez ciag przynajmniej d nastepujacych po sobie symboli „0"; — ograniczenie k: maksymalna dlugosc nastepuja¬ cych po sobie symboli „0" wynosi k.Sekwencja na przyklad binarnych bitów danych jest podzielona na nastepujace po sobie i sekwen¬ cyjne bloki, zawierajace kazdy m bitów danych.Bloki skladajace sie z m bitów danych sa kodowa¬ ne na bloki zawierajace n bitów informacyjnych (nm). Poniewaz nm, ilosc kombinacji z n bitów informacyjnych jest wieksza od ilosci mozliwych bloków bitów danych (2™). Jezeli na przyklad na bloki bitów informacyjnych nadawanych lub zapisy¬ wanych zostanie nalozone ograniczenie d, rozplano¬ wanie 2m bloków bitów danych na 2™ bloków bi¬ tów informacyjnych (sposród mozliwej ilosci 2n bloków) moze byc przeprowadzone tylko tak, aby dotyczylo wylacznie bloków bitów informacyjnych, które spelniaja nalozone wymagania.Tabela 1 na stronie 439 wymienionej pozycji bibliograficznej przedstawia, jak wiele istnieje róz¬ nych bloków bitów informacyjnych, w zaleznosci od dlugosci bloku n oraz wymagania nalozonego na d. Tak wiec, istnieje 8 bloków bitów informa¬ cyjnych o dlugosci n = 4 przy warunku minimal¬ nej odleglosci d =1. Konsekwentnie bloki bitów da¬ nych o dlugosci n = 3 (23 = 8 slów danych) mogly byc przedstawione przez bloki bitów informacyj¬ nych o dlugosci n = 4, a dwa nastepujace po sobie symbole „1" w blokach bitów informacyjnych sa oddzielone przez przynajmniej jeden symbol „0".Dia tego przykladu, kodowanie jest nastepujace (< oznacza rozplanowanie jednego bloku w inny blok i odwrotnie) ooo<—oooo 001< 0001 010<-—0010 01K-—010Q ioo<-—oioi ioi<—iooo no<—iooi 111<—1010 Przy laczeniu bloku bitów informacyjnych w pewnych przypadkach nie jest jednak mozliwe spelnienie wymagan, przy istnieniu ograniczenia 4, bez przedsiewziecia dalszych srodków. We wspom- rianej publikacji proponuje sie wprowadzenie bi¬ tów separacyjnych miedzy bloki bitów informacyj¬ nych. Dla przypadku kodowania jednego bloku bitów separacyjnych z ograniczeniem d, wystarcza wprowadzenie d bitów typu „0". W podanym przy¬ kladzie dla et = 1 wystarcza jeden bit separacyjny (jedno zero), nastepnie zas kazdy blok 3 bitów da¬ nych jest zakodowany w formie 5 (4 + 1) bi,tów kanalowych.Wada tego sposobu kodowania jest raczej dnia zawartosc malych czestotliwosci, wlaczajac sklado¬ wa stala, w widmie czestotliwosci strumienia bi¬ tów kanalowych. Inna wada jest stopien kompli¬ kacji przetworników kodu (modulator, demodu¬ lator), zwlaszcza zas demodulatora.W odniesieniu do pierwszej wady, wspomniana pozycja bibliograficzna stwierdza mozliwosc ogra¬ niczenia niezrównowazenia skladowej stalej kodów z ograniczeniem (d, k) przez wzajemnie polaczenia bloków kanalowych tak zwanym laczem odwraca¬ jacym lub nie odwracajacym. Przy tej operacji znak wplywu • danego bloku bitów kanalowych na niezrównowazenie skladowej stalej jest dobrany tak, ze niezrównowazenie skladowej stalej dla po¬ przednich bloków bitów kanalowych ulega zmniej¬ szeniu. Dotyczy to jednak kodu z ograniczeniem (d, k), którego bloki bitów informacyjnych moga byc tworzone bez konfliktu z ograniczeniem (d, k), a zatem nie jest niezbedne dodawanie bitów sepa¬ racyjnych w zwiazku z istnieniem tych ograniczen.Istota wynalazku: Sposób kodowania sekwencji bitów danych binarnych w sekwencje bitów ka¬ nalów binarnych, przy czym sekwencje bitów da¬ nych dzieli sie na nastepujace po sobie i sekwen¬ cyjne bloki, z których kazdy zawiera po m bitów danych, a koduje sie je w sekwencyjne bloki po (ni+n2) bitów kanalowych kazdy, gdzie (ni+n2)m, a kazdy z bloków bitów kanalowych zawiera blok ni bitów informacyjnych oraz blok n2 bitów separacyjnych tak, ze nastepujace po sobie bloki bitów informacyjnych zawsze oddziela sie jednym blokiem bitów separacyjnych, a ponadto dwa nas¬ tepujace po sobie bity typu pierwszego „1" od¬ dziela sie od siebie przez przynajmniej d sekwen¬ cyjnych i nastepujacych po sobie bitów drugiego typu „0", a ilosc nastepujacych po sobie* i sekwen¬ cyjnych bitów kanalowych drugiego typu nie jest wieksza od k, wedlug wynalazku charakteryzuje sie tym, ze w pierwszym etapie sposobu przetwa¬ rza sie bloki zawierajace m bitów danych na bloki zawierajace ni bitów informacyjnych, w drugim etspie wytwarza sie zespól mozliwych sekwencji bitów kanalowych, z których kazda sekwencja za¬ wiera przynajmniej jeden blok bitów informacyj¬ nych i jeden blok bitów separacyjnych i kazda z tych mozliwych sekwencji zawiera bloki bitów informacyjnych z podana jedna z mozliwych kom< 10 1S 20 25 30 35 40 50 85 60141 705 5 6 binacji bloków bitów separacyjnych, w trzecim etapie okresla sie dla kazdej z mozliwych sekwen¬ cji bitów kanalowych okreslona w poprzednim eta¬ pie wielkosc skladowej stalej niezrównowazenia.W nastepnym czwartym etapie okresla sie dla kazdej z mozliwych sekwencji bitów kanalowych sumy bitów separacyjnych i nastepujacych po sobie sekwencyjnych bitów informacyjnych typu „Ó" bezposrednio poprzedzajacych bit typu „1", oraz sumy bitów nastepujacych po bicie typu „1", który stanowi czesc jednego z bloków bitów sepa¬ racyjnych, jak równiez sumy liczby bitów separa¬ cyjnych i liczby nastepujacych po sobie sekwen¬ cyjnych bitów informacyjnych typu „0" wystepu¬ jacych bezposrednio przed i po tym bloku bitów separacyjnych. W piatym etapie wytwarza sie pieiwszy sygnal wskaznikowy dla tych sekwencji bitów kanalowych, dla których wartosci sum okreslonych w poprzednim etapie sa wieksze niz d, a nie wieksze od k, a w szóstym etapie wybiera sie sposród sekwencji bitów kanalowych, dla któ¬ rych . wystapil pierwszy sygnal wskaznikowy ta sekwencje bitów kanalowych, której skladowa stala niezrównowazenia jest najmniejsza.W piatym etapie sposobu wytlumia sie korzyst¬ nie pierwszy sygnal wskaznikowy dla tej sekwencji bitów kanalowych, dla której okreslona w czwar¬ tym etapie suma liczby bitów separacyjnych oraz liczby nastepujacych po sobie sekwencyjnych bitów informacyjnych typu „0" bezposrednio po¬ przedzajacych bit typu „1" z bloku bitów separa¬ cyjnych jest równa okreslonej w czwartym etapie sumie liczby bitów separacyjnych i liczby nastepu¬ jacych po sonie sekwencyjnych bitów informacyj¬ nych typu „0" nastepujacych bezposrednio po bicie typu „1" z bloku bitów separacyjnych, przy czym suma ta jest równa s. Ponadto po etapie szóstym dokonuje sie podzialu sekwencji bloków sklada¬ jacych sie z (ni+nz) bitów kanalowych na naste¬ pujace po sobie sekwencyjne odcinki zawierajace kazdy po p bloków, a nastepnie wprowadza sie miedzy kazde dwa odcinki bloku bitów kanalo¬ wych synchronizacyjnych, zawierajacego okreslony blok n3 bitów synchronizacji informacji, w którym znajduje sie powtórzona kolejno przynajmniej dwa razy sekwencja zawierajaca miedzy dwoma sek¬ wencyjnymi bitami typu „1" s bitów typu „0", a oprócz niej blok n4 bitów separacyjnych synchro¬ nizacji, przy czym blok bitów separacyjnych jest okreslony w odniesieniu do bloku bitów synchro¬ nizacyjnych kanalowych w trakcie wykonywania etapów ód drugiego do szóstego.W szóstym etapie okresla sie sumaryczne nie- zrównowazenie skladowej stalej dla poprzednich bloków bitów kanalowych, a nastepnie okresla sie wartosci bezwzglednej sumy sumarycznego nie¬ zrównowazenia skladowej stalej oraz niezrównowa¬ zenia skladowej stalej kazdej z sekwencji bitów kanalowych, które spowodowaly wytworzenie pierwszego sygnalu wskaznikowego.W sekwencji bitów kanalowych stosuje sie czte¬ ry bloki bitów informacyjnych po ni bitów kazdy oraz cztery bloki bitów separacyjnych, z których trzy maja pierwsza dlugosc n'a a jeden ma dlugosc n\ przy czym n"inV W odmiennym rozwiazaniu sposobu wedlug wy¬ nalazku w sekwencji bitów kanalowych stosuje sie jeden blok bitów informacyjnych zawierajacy ni bitów oraz blok bitów separacyjnych zawieraja¬ cych n2 bitów.Demodulator sekwencji impulsowych kodowa¬ nych wedlug sposobu kodowania sekwencji bitów danych binarnych w sekwencje bitów kanalów bi¬ narnych, wedlug wynalazku charakteryzuje sie 10 tym, ze demodulator zawiera konwerter kodu, któ¬ rego wyjscie stanowi wyjscie demodulatora, który to konwerter kodu zawiera zespól synchronizacji dla detekcji bloków synchronizujacych. Wejscie zespolu synchronizacji jest polaczone z wejsciem 15 konwertera kodu. Ponadto demodulator zawiera zespól dzielacy ciag bitów kanalowych na bloki.Zespól dzielacy zawiera wejscie, wyjscie i termi¬ nal sterowania, którego wejscie jest dolaczone do wejscia konwertera kodu i który to terminal ste- 20 rowania jest dolaczony do wyjscia zespolu syn¬ chronizacji. Ponadto demodulator zawiera zespól separujacy dolaczony do wyjscia zespolu dzielace¬ go, dla oddzielania bloków majacych ni bitów od bloków majacych n2 bitów. Wyjscie zespolu kon- 25 wersji dolaczone jest do wyjscia zespolu separu¬ jacego dla przetwarzania bloków majacych ni bitów informacyjnych na bloki majace m bitów danych.Korzystnie zespól konwersji zawiera elementy I, 30 z których kazdy ma wyjscie, na które w formie równoleglej sa doprowadzane bity informacyjne przychodzace z przynajmniej jednego okreslonego polozenia w bloku bitów informacyjnych oraz ele¬ menty LUB, których wejscia sa polaczone z wyj¬ sciami elementów I, a ponadto elementy LUB maja wyjscia, na których wystepuja w formie równo¬ leglej zdekodowane bity danych.Objasnienia figur rysunku. Przedmiot wynalazku 40 jest przedstawiony w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia niektóre sekwencje bitów ilustrujace sposób kodowania, fig. 2 — inny sposób kodowania kanalowego, wy¬ korzystywany przy zmniejszonym niezrównowa- 45 zeniu skladowej stalej, fig. 3 — schemat blokowy ukladu do przeprowadzania sposobu wedlug wy¬ nalazku, fig. 4 — blok bitów synchronizujacych, fig. 4 — uklad demodulatora dla dekodowania bi¬ tów zakodowanych danych, fig. 5a przedstawia 50 schemat blokowy demodulatora, fig. 5b przedsta¬ wia schematycznie dzialanie ukladu, fig. 6 — urza¬ dzenie do detekcji sekwencji bitów synchronizu¬ jacych, a fig. 7 przedstawia format ramowy przez¬ naczony do stosowania w sposobie wedlug wyna- 55 lazku.Przyklad wykonania wynalazku. Fig. 1 przedsta¬ wia niektóre sekwencje bitów, ilustrujace sposób kodowania ciagu bitów danych binarnych (fig. la) na ciag bitów kanalów binarnych (fig. Ib). Ciag 60 bitów danych jest podzielony na nastepujace po sobie i sekwencyjne bloki I$D, z których kazdy zawiera po m bitów danych. Przykladowo, w dal¬ szym opisie oraz na rysunkach bedzie uzywana wielkosc m = S, lecz stwierdzenia beda aktualne w równiez i dla innych wartosci n. Blok BDt bitówf 141 705 8 danych zawiera jedna z 2m mozliwych sekwencji bitów.Istnieje szereg powodów, dla których takie sek¬ wencje nie najlepiej nadaja sie do zapisu magne¬ tycznego lub optycznego. Na przyklad, kiedy dwa symbole danych typu „1", zapisane w urzadzeniu zapisujacym jako przejscie z jednego kierunku namagnesowania na inny, lub tez jako przejscie do stanu zerowego, nastepuja natychmiast jeden po drugim, musza sie .one znajdowac niezbyt blisko siebie dla zapobiezenia wzajemnemu oddzialywa¬ niu. Powoduje to ograniczenie gestosci informacji.Przy malym odstepie Tmin miedzy nastepujacymi po sobie przejsciami wzrasta minimalna szerokosc pasma okreslona zaleznoscia (Bmin = 1/2 Tmiri) wy¬ magana dla transmisji lub zapisu strumienia bitów.Innym wymaganiem, czesto narzuconym syste¬ mem transmisji danych oraz systemem zapisu optycznego lub magnetycznego jest wymaganie po¬ siadania przez sekwencje bitów przejsc wystarcza¬ jacych do uzyskania z przesylanego sygnalu zegaro¬ wego, sluzacego do synchronizacji. Blok zawiera¬ jacy m zer, w skrajnie zlym przypadku poprze¬ dzany przez blok konczacy sie seria zer, z naste¬ pujacym po nim blokiem zaczynajacym sie od serii zer , uniemozliwia uzyskanie sygnalu zegarowego.Kanaly informacyjne nie przenoszace skladowej stalej, jak na przyklad kanaly zapisu magnetyczne¬ go/ musza spelniac wymaganie mozliwie najmniej¬ szej zawartosci skladowej stalej w strumieniu za¬ pisywanych danych. Przy zapisie optycznym jest pozadane, aby czesc malej czestotliwosci widma danych byla mozliwie silnie wytlumiona, co jest rezultatem wymagan ze strony serwomechanizmów.Mala zawartosc skladowej stalej upraszcza ponadto demodulacje.Z ,tych i innych powodów tak zwane kodowanie kanalów wykonuje sie na bitach danych przed ich przesylaniem przez kanal lub przed ich zapisem.Przy kodowaniu bloków, bloki bitów danych za¬ wierajace kazdy po m bitów sa kodowane jako bloki bitów informacyjnych, zawierajace kazdy po ni bitów informacyjnych. Na fig. 1 objasniono spo¬ sób przetwarzania bloku BDi bitów danych na blok Bij" bitów informacyjnych. W dalszym ciagu tego' opisu i na rysunkach bedzie uzywana wartosc hj — 14. Poniewaz ni jest wieksze od m, nie wyko¬ rzystuje sie wszystkich kombinacji, jakie moga byc utworzone z n! bitów, a te kombinacje, które nie nadaja sie do wprowadzania w uzywany kanal nie sa wykorzystane. W podanym przykladzie nalezy wybrac tylko 256 slów z ponad 16 000 mozliwych slów kanalowych, aby uzyskac wymagane wplarto- wanie slów danych na slowa kanalowe w stosunku jeden do drugiego. Na slowa kanalowe mozna na¬ lozyc wiec pewne wymagania. Jednym z tych wy¬ magan jest, aby miedzy dwoma nastepujacymi po sobie bitarri informacyjnymi typu „1" bylo umiesz¬ czone przynajmniej d sekwencyjnych i nastepuja¬ cych po sobie bitów informacyjnych typu „0", wszystko w ramach tego samego bloku ni bitów i formacyjnych. Tablica I na stronie 439 wspom¬ nianej .w stanie techniki publikacji przedstawia ilosc takich slów binarnych w zaleznosci od wiel¬ kosci d. Na przyklad dla ni = 14 istnieje 277 slów z przynajmniej dwoma (d = 2) bitami typu „0" miedzy nastepujacymi po sobie bitami typu „1".Przy kodowaniu bloków po osiem bitów danych, 5 które moga dawac po 28 = 256 kombinacji, na bloki po 14 bitów kanalowych, w pelni moze byc spel¬ nione wymaganie d =2. * ; Laczenie bloku BI, bitów informacyjnych w wa¬ runkach istnienia ograniczenia d nie tylko wew- 10 natrz bloku ni bitów ale i na granicach miedzy dwoma nastepujacymi po sobie blokami nie jest mozliwe bez spelnienia dalszych dzialan. Zgodnie ze znanym stanem techniki wprowadza sie jeden lub wiecej bitów separacyjnych miedzy bloki bitów 15 kanalowych. Mozna latwo wskazac, ze ogranicze¬ nie d jest spelnione po~ wprowadzeniu przynaj¬ mniej d bitów separacyjnych typu „0". Na fig. 1 rysunku przedstawiono, ze blok bitów kanalowych BC4 sklada sie z bloku bitów informacyjnych 215 BIt oraz bloku bitów separacyjnych B3t . Blok bitów separacyjnych zawiera n2 bitów, wiec blok bitów kanalowych BCj zawiera ni+n2 bitów. W czasie dalszego opisu oraz na rysunkach bedzie uzywana przykladowo liczba n2 = 3. 25 Nastepne wymaganie ma na celu uzyskanie maksymalnie niezawodnej generacji sygnalów ze¬ garowych. Maksymalna liczba bitów „0" jakie moga wystapic nieprzerwanie miedzy dwoma nas- 3g tepujacymi po sobie bitami „1" w ramach jednego bloku bitów informacyjnych jest ograniczona do okreslonej wielkosci k. W przykladzie, gdzie m = 8 i ni = 14 mozliwa jest eliminacja sposród 277 slów spelniajacych warunek d = 2 tych, slów,, dla któ- 35 rych wartosc k jest bardzo duza. Okazuje sie, ze k moze byc ograniczone do 10, W rezultacie zespól 28 (ogólnie —2m) bloków .bitów danych. zostaje wplanowany w zespól 28 (ogólnie —2m) bloków bitów danych zostaje wplanowany, w\ zespól rów- 40 niez 28 (ogólnie —2m) bloków bitów informacyj¬ nych. Bity ie zostaly wybrane z 214 (ogólnie —2*U) mozliwych bloków bitów informacyjnych. Jest to czesciowo wynikiem nalozenia wymagan d = 2 i k = 10 (ogólnie — ograniczen d, k). Pozostaje 45 ciagle sprawa dowolnego wyboru, który z bloków bitów danych ma byc polaczony, z którym sposród bitów informacyjnych. W znanym stanie techniki przejscie liczby ^ bitów danych do bitów informa¬ cyjnych jest okreslone jednoznacznie w formie ma¬ so tematycznie zamknietej. Choc w zasadzie jest moz¬ liwe stosowanie tego przejscia, zaleca sie jednak stosowanie innych polaczen, co zostanie wyjasnio¬ ne dalej.Laczenie slów kanalowych BIt z dodatkowym *• ograniczeniem k mozliwe jest tylko wtedy, kiedy miedzy blokami bitów informacyjnych BIt zostaly umieszczone bloki separacyjne. Dotyczy to takze bloków z ograniczeniem d. W zasadzie, poniewaz wymagania stawiane przez ograniczenie k i d nie 00 sa wzajemnie sprzeczne, lecz raczej komplementar¬ ne, do tego celu mozna uzyc takich samych blo¬ ków separacyjnych kazdy po n2 bitów. Gdy suma ilosci bitów „0" poprzedzajacych dany blok se¬ paracyjny przekracza liczbe tych bitów nastepu- w jacych po tym bloku a ilosc na bitów w sarfr 141 705 1* mym bloku separacyjnym przekracza liczbe k wtedy przynajmniej jeden z bitów „0" w bloku separacyjnym powinien byc zastapiony przez bit „l" dla podzielenia sekwencji zer na sekwencje nie dluzsze niz k bitów.Oprócz funkcji zapewnienia wymagan stawia¬ nych przez ograniczenia (d, k) bloki separacyjne moga sluzyc do zmniejszenia skladowej stalej. Jest to oparte na fakcie, ze choc dla pewnych polaczen bloków bitów informacyjnych jest narzucony okres¬ lony format bitów separacyjnych, to w wielu przy¬ padkach na format bloku bitów separacyjnych albo nie sa nalozone zadne wymagania, albo tez sa one bardzo ograniczone* Uzyskany w ten sposób sto¬ pien swobody jest wykorzystywany do minimali¬ zacji skladowej stalej.Wystepowanie i wzrost skladowej stalej mozna wyjasnic w sposób nastepujacy: Blok Bij bitów informacyjnych przedstawiony na fig. Ib jest zapi¬ sany w urzadzeniu zapisujacym na przyklad w systemie NRZ-mark. Bit „1" jest przedstawiony jako przejscie na poczatku odpowiedniej komórki bitowej, „0" jest brakiem przejscia. Sekwencja bi¬ tów wystepujaca w Bi! uzyskuje ksztalt pokazany jako WF i w tym ksztalcie zostaje ta sekwencja zapisana w urzadzeniu zapisujacym. Sekwencja ta wykazuje niezrównowazenie dla pradu stalego po¬ niewaz poziom dodatni trwa dluzej niz poziom ujemny. Miara wielkosci skladowej stalej jest wielkosc sumy cyfrowej (w skrócie d.s.v. — digitel sum valne). Zakladajac, ze poziomy przebiegu WF wynosza +1 i —1, d.s.v. jest równa calce biezacej przebiegu WF i wynosi +6T w przykladzie przed¬ stawionym na fig. Ib, gdzie T jest dlugoscia jed¬ nego bitu. W razie powtarzania sie takich sekwen¬ cji nastepuje wzrost skladowej stalej. Ogólnie, skladowa stala wplywa na przesuwanie sie linii bazowej oraz zmniejsza stosunek sygnalu do szu¬ mu, a wiec niezawodnosc detekcji zapisanych syg¬ nalów; Uzycie bloku »S1 bitów separacyjnych do ogra¬ niczania skladowej stalej przedstawia sie w sposób nastepujacy: W danej chwili podawany jest blok BD| bijt&w danych, przetwarzany na blok BI bitów informacyjnych przy uzyciu, na przyklad tablicy zmagazynowanej w pamieci. Nastepuje generacja zespolu mozliwych bloków bitów kanalowych, któ¬ re zawieraja (ni+n2) bitów. Wszystkie te bloki za¬ wieraja ten sam blok bitów informacyjnych (ko¬ mórki bitowe 1 do 14 wlacznie, jak przedstawiono na fig. Ib) oraz mozliwe kombinacje bitów sepa¬ racyjnych n2 (komórki bitowe 15, 16 i 17, przedsta¬ wione na fig. Ib). W rezultacie dla przykladu przedstawionego na fig. Ib wytwarza sie zespól skladajacy sie z 2nI = % mozliwych bloków bitów kanalowych. Nastepnie , z kazdego z mozliwych bloków kanalowych branych w zasadzie w dowol¬ nej kolejnosci, okresla sie nastepujace parametry: — dla odpowiedniego mozliwego bloku bitów ka¬ nalowych, przy uwzglednieniu bloku bitów ka¬ nalowych, okresla sie czy wymagania stawiane piraez ograniczenie d i k nie koliduja z formatem obecnego bloku bitów separacyjnych; — okresla..sie d.s.v. dla odpowiedniego, mozliwego „ frlofeH .bitów separacyjnych, Pierwsi sygnal wskaznikowy jest geneyowaay dla tych mozliwych fcle&ów bitj&w, kanaltp^ych, które nie koliduja % wymaganiami ograniczen 4 i k. Wybe* parametrów kodowania zapewia, ze 9 sygnal ten jest generowany dla przynajrnniej jed' nego z mozliwych bloków bitów informacyjnych.Na koniec z. mozliwych bloków bitAw l^nalowych, dla których zostal wygenerowany pierwszy sygnal wskaznikowy wybiera sie blok bitów kanapowych j0 o najmniejszej bezwzglednej wartosci d.s.v. Jeszcze lepsza jednak metoda jest akumulacja d.s.v. po¬ przednich bloków bitów kanalowych oraz wybór mozliwych bloków bitów kanalowych, które zostana przeslane, a które naleza do takiego blokti, j£ który spowoduje zmniejszenie sie ' wartosci bez^ wzglednej zakumulowanego ;d.s.v. Wybrane w ten sposób slowo zostaje przeslane lub zapisane.Zaleta tego sposobu jest wykorzystanie w prosty sposób bitów separacyjnych, niezbednych do in* M nych celów, do ograniczenia skladowej stalej. Do¬ datkowa zaleta jest ograniczenie interwencji w przesylany sygnal tylko do bloków bitów sepa¬ racyjnych bez wplywu na bloki bdtów separacyj¬ nych, jesli pominie sie biegunowosc1 przesylanego 2| lub zapisywanego przebiegu. Demodulacja zapisa¬ nego sygnalu dotyczy wtedy wylacznie bitów in* formacyjnych a bitów separacyjnych nie rozpatru¬ je sje Na figurze 2 przedstawiono inna jflozliwosp rea-* *p lizacji sposobu wedlug wynalazku. Fj$* 2a przedsta¬ wia schematycznie sekwencje bloków bitów kana^ lowych „., BC.4-1, BC4, BCl4il.., ifciórych kazdy zawiera okreslona liczbe (aj -h ja*) bitów. Ifcazdy z bloków bitów kanalowych zawiera bloki bitów 35 ipfon&acyjnyeh zawierajace po nt bit£w, oraz tyokj bitów separacyjnych ..., B3^.j , BSL ¦» ©Sj^j... za^ wierajace kazdy po n2 bitów.Przy takiej mozliwosci realizacji sposobu skla¬ dowa stala okresla sie na kilku blokach — na 40 przyklad na fig. 2a na dwóch blokach bitów kana¬ lowych BS ioraz BC ,+1. Skladowa stala okresla sie podobnie, jak to opisano dla realizacji z fig. i z tym, ze dla realizacji z fig. 1 dla kazdego z sli- perbloków SBC, sa generowane mozliwe formaty 46 superbloków. Oznacza to; se tfo bloków bitów in¬ formacyjnych dla bloku BGj i bloków ftC^i sa dodawane wszystkie mozliwe kofiabinaeje* jakie moga byc utworzone z na bitów separacyjtjycjfc kto*- ków R$! oraz BS^j. Nastepnie dla danego lesift- 10 wu wybiera sie Ipwnbinacje, minimalijiuiaca skla¬ dowa stala. Zaleta tego sposobu jest bardite* jed¬ norodny charakter pozostalosci skladowej gtalej, poniewaz do jej uzyskania wykorzystano wiecej niz jeden blok,bitów kanalwych, przy inatayrnal- J5 nej efektywnosci interwencji.Wyrózniajaca cecha najlepszego z wariantów tego sposobu jest fakt przesuniecia superbloku SBCt (fig. 2a) o jeden blok bitów kanalowych do¬ piero po minimalizacji skladowej stalej. Oznacza 00 to przetwarzanie bloku BC, (fig. 2a) stanowiacego czesc superbloku SBC| , a nie pokazany na ry¬ sunku nastepny superblok SBC^ zawiera nie przedstawione bloki BC1+1 i BC1+2, dla których przeprowadza sie opisana uprzednio operacje mi- M nimalizacji skladowej stalej. Tak wiec blok11 141 705 12 BC1+1stanowi Czesc* zarówno superbloku SBC, jak i nastepnego superbloku SBC i_^_li a wiec jest moz¬ liwe ze pierwotny wybór bitów separacyjnych w bloku BS1+1 dokonany w superbloku SBC4 rózni sie od ostatecznego wyboru, dokonanego w super¬ bloku SBC^j. Poniewaz kazdy z bloków jest adre¬ sowany kilkakrotnie (w obecnym przykladzie — dwukrotnie), nastepuje dalsze zmniejszenie sklado¬ wej stalej, a zatem wplywu szumów.Figura 2b przedstawia mozliwosc innej realizacji sposobu, przy której nastepuje jednoczesne dla kilku bloków okreslenie skladowej stalej. Dla przy¬ kladu, przedstawionego na fig. 2b ma ono miejsce dla czterech bloków bitów kanalowych BCj(J), BCj(2), BCj(3) i BC|(4). Kazdy z tych bloków zawie¬ ra okreslona liczbe ni bitów informacyjnych, lecz liczba bitów separacyjnych, zawartych w blokach bitów separacyjnych BSJO), BSj(2), BS(3) i BSj(4) nie jest taka sama dla kazdego bloku bitów kana¬ lowych. Ilosc bitów informacyjnych moze wynosic na przyklad 14, a ilosc bitów separacyjnych dla bloków BSi(i), BSj(2)f BSj(3) moze wynosic 2 dla Kazdego, a 6 dla bloku BSj(4). Okreslenie skladowej stalej przeprowadza sie tak samo, jak to opisano w odniesieniu do realizacji sposobu wedlug fig. 2a.Oprócz zalet opisanych uprzednio dodatkowa za¬ leta tej realizacji jest wzrost mozliwosci redukcji skladowej stalej w wyniku dostepnosci stosunko¬ wo dlugich bloków bitów separacyjnych. Doklad¬ niej, skladowa stala pozostajaca po sekwencji bi¬ tów kanalowych, gdzie w kazdym bloku tych bitów znajduje sie równa liczba — na przyklad 3 — bi¬ tów, jest wieksza niz skladowa stala sekwencji bitów kanalowych, których bloki bitów separacyj¬ nych zawieraja srednio po 3 bity, lecz podzielone na 2-2-2-6 bitów.Nalezy zauwazyc, ze opisane, sekwencje czasowe funkcji, oraz zwiazane z nimi stany moga byc zrea¬ lizowane przy uzyciu uniwersalnych sekwencyj¬ nych ukladów logicznych w rodzaju dostepnych w handlu mdkroprocesów ze wspólpracujacymi pa¬ mieciami oraz wyposazeniem peryferyjnym.Figura 3 przedstawia schemat blokowy takiego rozwiazania. Z opisem bloków ukladu zwiazane sa nastepujace teksty wyjasniajace, które ilustruja w sekwencji czasowej funkcje i stany sposobu ko¬ dowania. Kolumna A podaje symbol odniesienia.B ¦-*- opis, a C — test wyjasniajacy, zwiazany z od- odpowiednim blokiem ukladu przedstawionego na fig. 3: 3 BI i (BD, ) 1 DSVacel = 0 2 EDj C wartosc sumy cyfrowej (d.c.v.) poprzednich bloków bitów kanalowych przyj¬ muje na poczatku stoso¬ wania tego sposobu war¬ tosc zero. Pierwsze slowo dmych BC ma numer i= 0.Polaczenie z blokiem 2: .V7 p:-irr.iaci wybiera sie blok bitów "danych zawieraja- C3ch n bitów, polaczenie z blokiem 3: 10 15 40 45 50 4 ]: = 0 5 j: = j + l *o 6 j 7 BCJ . = BI1: + BSJ 8 DSVi Wmax? 10 min 60 61 Blok bitów danych o nu¬ merze i (BDj ) zostaje przetworzony na blok bi¬ tów informacyjnych za¬ wierajacych ni bitów (BI^ ) przy pomocy tablicy, zma¬ gazynowanej w pamieci.Pclaczenie z blokiem 4: Wprowadza sie parametr j o wartosci 0. Jest to nu- rrer jednego z q bloków bitów kanalowych zawiera¬ jacych ni+n2 bitów, który n oze podlegac przesylaniu lub znpisowi. Polaczenie z blokiem ,i: Parametr j ulega zwiek¬ szaniu o 1. Polaczenie z blo¬ kiem 6: Po okresleniu odnosnych parametrów dla wszystkich Q mozliwych bloków bitów kanalowych przeprowadza sie operacje wskazana przez blok 13, który rów¬ niez polaczony jest z blo¬ kiem 6, co przedstawiono w formie polaczenia N.Gdy j^Q, przeprowadza sie operacje wskazana przez blok 7: Przez dodanie do bloku bitów informacyjnych BCj j-owej kombinacji bloku bitów separacyjnych BS' tworzy sie j-owy mozliwy blok bitów informacyjnych.Polaczenie z blokiem 8.Okresla sie d.s.v. j-owego mozliwego bloku bitów ka¬ nalowych. Polaczenie z blo¬ kiem 9: Sprawdza sie, czy j-owy mozliwy blok bitów kana¬ lowych wraz z poprzedni¬ mi blokami bitów kanalo¬ wych BC _, spelnia wyma¬ gania ograniczenia k. Jezeli wymaganie jest spelnione, przeprowadza sie operacje podane w figurze geome¬ trycznej 10 (lacze N), jezeli nie nastepnym etapem jest operacja przedstawiona przez blok 11 (lacze Y): Sprawdza sie, czy j-owy mozliwy blok bitów kana¬ lowych wraz z poprzedni¬ mi blokami bitów kanalo¬ wych BCj. 1 pselnia wy¬ maganie ograniczenia d.Jezeli wymaganie jest spel¬ nione, przeprowadza sie operacje podane w bloku 12 (lacze N), jezeli nie —-141705 13 H 11 DSV(J):=max i4 BCj nastepnym etapem jest operacja w bloku 11 (la¬ cze Y); d.s.v. j-owego bloku bitów kanalowych ma tak wyso- 5 ka wartosc (max), ze dany blok zdecydowanie nie moze byc wykonany. Po¬ laczenie z blokiem 12: 12 DSVaj,c : =DSV(J)+ Dla uzyskania nowej, zsu- 10 +DSV mowanej wartosci d.s.v.(DSVacJc (dodaje sie d.s.v. j-owego bloku bitów ka¬ nalowych (dsv(J)) do zsu- - - mowanegó d.s.v. (DSVacc) 15 poprzednich bloków bitów kanalowych. Polaczenie z : blokiem 5: 13 minq (DSV):=DSV(1)Zostaje okreslona mini¬ malna wartosc d.s.v. q 20 mozliwych bloków bitów kanalowych. Jest to d,s.v. pierwszego bloku bitów kanalowych.Polaczenie z blokiem 14. 25 Sposród q mozliwych blo¬ ków wybiera sie pierwszy blok bitów kanalowych.Polaczenie z blokiem 15; 15 DSV acc :=DSV(1) Zsumowana wartosc d.s.v. 30 (DSVacc) przyrównuje sie cd zsumowanej wartosci d.s.v. wybranego pierwsze¬ go bloku bitów informa¬ cyjnych. Polaczenie z blo- 35 kiem 16; J6 i:=i-hi Ilosc bloków bitów danych i bitów informacyjnych zwieksza sie o jeden. Po¬ laczenie z blokiem 2. 40 Nastepnie odbywa sie pow¬ tórzenie cyklu dla nastep¬ nego, (i+l)-ego bloku bi¬ tów danych.Przedstawiony schemat czynnosci nadaje sie do 45 stosowania w realizacji sposobu przedstawionej na fig. 1. Dla realizacji z fig. 2 nalezy stosowac odpo¬ wiednie dla niej schematy czynnosci przy uwzgled¬ nieniu opisanych modyfikacji.Aby podczas demodulacji przesylanego lub za- 50 pisywanego strumienia bitów kanalowych umozli¬ wic rozróznienie bitów informacyjnych od bitów separacyjnych, do strumienia bloków bitów kana¬ lowych wprowadza sie (n3+n4) bitów synchronizu¬ jacych *— n3 bitów synchronizujacych informacyj- ?$5 nych oraz n4 bitów synchronizujacych separacyj¬ nych. Blok bitów synchronizujacych wprowadza sie po kazdej okreslonej liczbie bloków bitów in¬ formacyjnych i separacyjnych. Detekcja tego slowa umozliwia jednoznaczne okreslenie, w których o0 miejscach znajduja sie bity informacyjne, a w któ¬ rych bity separacyjne. W zwiazku z powyzszym nalezy przedsiewziac srodki uniemozliwiajace imi¬ tacje slowa synchronizujacego przez okreslona sekwencje bitów z bloków informacyjnych i sepa- & racyjnych. Nalezy wybrac unikalny blok bitów synchronizujacych — takich, gdzie nie wystepuja w sekwencjach bitów informacyjnych i separacyj¬ nych. Sekwencje nie spelniajace wymagania aby miec ograniczenia d lub k nie sa do tego Celu specjalnie atrakcyjne, wplywaja bowiem negatyw¬ nie na gestosc informacji i wlasnosci autogeneracji impulsów zegarowych. Wybór wewnatrz grupy sekwencji spelniajacych wymagania ograniczen (d, k) jest jednak bardzo ograniczony. v Zaleca sie inna metoda. W sklad bloku bitów synchronizujacych wchodzi, na przyklad, przynaj¬ mniej dwa razy po sobie sekwencja zawierajaca s bitów „0*' miedzy dwoma, nastepujacymi po sobie bitami „1". Zaleca sie, aby S bylo równe k. Na fig. 4 przedstawiono blok bitów synchronizujacych SYN, zawierajacy dwa razy kolejno i po sobie sekwencje (10000000000, 1 i 10 z er),kazda oznaczo¬ na SYNPi i SYNP2. Sekwencja ta moze równiez wystapic w strumieniu bitów kanalowych dla se¬ kwencji gdzie k=10. Aby zapobiec wystapienia sekwencji dwa razy kolejno i po sobie poza blo¬ kiem bitów synchronizujacych, pierwszy sygnal wskaznikowy ulega wytlumieniu, gdy bitów sepa¬ racyjnych oraz sekwencyjnych i nastepujacych po sobie bitów informacyjnych typu „0" poprzedzaja¬ cych bezposrednio bit „1" wchodzacy do bloku bi¬ tów separacyjnych, jest równa k. Suma ta.musi byc równiez równa sumie nastepujacych po sobie i sekwencyjnych bitów informacyjnych typu „0" zastepujacych bezposrednio po wspomnianym bicie „1" z bloku bitów separacyjnych. Innym juz wska¬ zywanym sposobem zapobiegania imitacji byloby zastosowanie nastepujacej po sobie dwa razy sek¬ wencji 100000000000 (1 z 11 zerami).Blok bitów synchronizujacych zawiera równiez blok bitów separacyjnych synchronizacji. Funkcja bloku bitów separacyjnych jest dokladnie taka sama, jak juz opisana funkcja bloku bitów sepa¬ racyjnych miedzy blokami bitów informacyjnych.W konsekwencji tego faktu, musza one spelniac ograniczenia (d, k) oraz wymaganie ograniczonej skladowej stalej. Srodki przedsiewziete w celu za¬ pobiezenia imitowania zespolu bitów synchronizu¬ jacych w strumieniu bitów kanalowych , to dwu¬ krotne powtórzenie po sobie sekwencji synchroni¬ zujacej. Te same srodki zapobiegaja pojawieniu sie tej sekwencji trzy razy przed lub po bloku bitów synchronizujacych..Opisany tu sposób, który mozna okreslic jako modelowanie lub kodowanie, przedstawia sie znacz¬ nie prosciej podczas demodulacji lub dekodowania.Ograniczenie skladowej stalej nie ma wplywu na bloki bitów informacyjnych, wiec informacja za¬ warta w blokach separacyjnych nie ma znaczenia dla demodulacji informacji. Ponadto wybór doko¬ nany po stronie modulatora, który z bloków bitów danych o dlugosci m jest polaczony, z którym z bloków bitów informacyjnych o dlugosci m, ma znaczenie nie tylko dla modulatora, ale równiez i ,dla demodulatora. Konkretnie, od tego wyboru zalezy stopien .zlozonosci demodulatora. W magne¬ tycznych systemach zapisu znaczenie stopnia zlozo¬ nosci jest jednakowe zarówno dla modulatora jak i dla demodulatora, poniewaz oba one na ogólK 141 705 i« wstepuja w urzadzeniu. W systemach zapisu op¬ tycznego urzadzenie zapisujace jest typu „tylko odczytywanie" tak, ze urzadzenie uzytkownika moze zawierac tylko demodulator. W tym ostatnim przypadku szczególne znaczenie ma mozliwie naj¬ wieksza1 redukcja stopnia zlozonosci demodulatora nawet kosztem zlozonosci modulatora.Figura 5 przedstawia budowe demodulatora, sluza¬ cego do demodulacji bloków po 8 bitów danych z bloków po 14 bitów informacyjnych. Fig. 5a przedstawia schemat Mokowy demodulatora, a fig. 5b przedstawia schematycznie dzialania ukladu. W sklad demodulatora wchodza ele¬ menty I 17—0 do 17—51 z jednym lub wiecej Wejsciami kazdy. Na kazde z wejsc jest podawany jeden z 14l-tu bitów bloków bitów informacyjnych.Wejscia te sa zarówno odwracajace jak i nie od¬ wracajace, ifa kolumnie C{ na fig. 5b przedstawio¬ no sposób realizacji. Kolumna 1 reprezentuje naj¬ mniej znaczacy bit C,. z 14-bitowego bloku infor¬ macji, kolumna 14 — najbardziej znaczacy bit Cu, a pozostale kolumny od 2 do 13 przedstawiaja bity o znaczeniach posrednich. Rzedy 0 do 51 stanowia numery elementów I to znaczy rzad 0 przedstawia stany wejsciowe elementu I 17—0, rzad 1 przed¬ stawia stany wejsciowe elementu I 17—1 i tak dalej. Symbol 1 w i-tej kolumnie rzedu j oznacza, ze j-owy element I 17 otrzymuje tresc i-tej pozycji bitowej Bi poprzez wejscie nieodwracajace. Sym¬ bol G w i-tej kolumnie rzedu j oznacza, ze j-owy element I 17 otrzymuje tresc i-tej pozycji bitowej Ci' poprzez wejscie odwracajace. Odpowiednio do tego wejscia odwracajace elementu 117—0 jest po¬ laczone z i-ta pozycja bitowa Ci, a jej wejscie nie odwracajace jest polaczone z czwarta pozycja bi¬ towa C4 w rzedzie 0. Nie odwracajace wejscie ele¬ mentu 117—G jest polaczone z trzecia pozycja bi¬ towa w rzedzie 1 i tak dalej.W sklad demodulatora wchodzi równiez 8 ele¬ mentów LUB 18—1 do 18—8, których wejscia s^ polaczone z wyjsciami elementów I 17—0 do it~5l. Realizacje tego przedstawiono w kolum¬ nie Aj na fig. 5b. Kolumna Ai dotyczy elementu 18—1, kolumna A2 dotyczy elementu 18—2... a ko¬ lumna A8 dotyczy elementu 18—8. Ostatnie A w i-tej koltimnie j-owego rzedu wskazuje, ze wyjscie elementu I 17—j jest polaczone z wejsciem ele¬ mentu LUB 1*—1.Dla elementów 117—50 i 17—51 uklad jest zmo¬ dyfikowany w sposób nastepujacy: Wyjscia od¬ wracajace elementów I 17—59 i 17—51 sa polaczo- " ne z Wejsciem nastepnego elementu I 19, a wyj¬ scie elementu LUB 1S—4 jest polaczone z innym Wejsciem elementu LUB 19...Wszystkie wyjscia elementów LUB 18—1, 18—2, 18—3 oraz 18—5 do 18—8 jak równiez wyjscie ele¬ mentu LUB 19 sa polaczone z wyjsciem 20—i. Na wyjsciu tym wystepuje w formie równoleglej zde.kodowany blok 8 bitów danych.Demodulator' przedstawiony na fig. 3a moze byc wykonany w formie tak zwanej FPLA (field pro- £rai"mable logie array — struktura logiczna pro- p.ran'owana u uzytkownika), na przyklad bipolarna FPLA 826100/8261 01 firmy Signetics. Tablica po¬ dana na fig. 2 jest tablica programowania dla- tej struktury. Demodulator przedstawiony na fig. 5a jest dzieki swej prostocie szczególnie przydatny dia systemów zapisu optycznego typu „wylacznie odczyt". 5 Uklad przedstawiony na fig. 6 sluzy do detekcji bloku bitów synchronizujacych. Przesylany lub za¬ pisywany sygnal w formacie MTZ-M(ark) jest po¬ dawany na wejscie 21 i stad jest doprowadzany bezposrednio na pierwsze wejscie elementu LUB 22 10. omz — przez obwód opózniajacy 23 — na drugie wejscie elementu LUB 22. Na wyjsciu elementu LUB 22 wystepuje tak zwany sygnal NRZ-I, poda¬ wany nastepnie na wejscie przesuwnego rejestru 24.W sklad tego rejestru wchodzi zespól sekcji, z któ- 13 rych kazda zaopatrzona jest w wyjscie, przy czym liczba tych sekcji jest równa liczbie bitów z war¬ tych w bloku bitów synchronizujacych. W po¬ przednio podawanym przykladzie rejestr przesuw¬ ny musi zawierac 23 sekcje, które moga zmiesci-j 20 w sumie sekwencje 10000000000100000000001. Kazde z wyjsc rejestru jest polaczone z wejsciem elemen¬ tu I 25, przy czym sa to zarówno wejscia odwra¬ cajace jak i nieodwracajace. Gdy na wejsciach ele¬ mentu I 25 wystepuje sekwencja synchronizujaca, 25 na wyjsciu 26 tego elementu pojawia sie sygnal, uzywany jako sygnal wskaznikowy dla detekcji w bloku synchronizujacego. Sygnal ten dzieli stru¬ mien bitów na dwa bloki, kazdy po (ni+n2) bitów, które podlegaja nastepnie przesunieciu — jeden 36 po drugim — w nastepnym rejestrze przesuwnym.Najbardziej znaczace bity sa odczytywane równo¬ legle i podawane na wejscia elementu I 17 jak to przedstawiono na fig. 5a. Najmniej znaczace bity n2 nie maja znaczenia dla demodulacji. 35 Zakodowany sygnal zostaje, na przyklad, zapi¬ sany w urzadzeniu do zapisu optycznego. Sygnal o ksztalcie fali WF jak przedstawiono na fig. Ib jest .podawany do urzadzenia zapisujacego infor¬ macje spiralnie. W sklad struktury informacji 40 wchodzi sekwencja pewnej liczby superbloków, na przyklad typu pokazanego na fig. 7. Superblok SUj zawiera blok bitów synchronizujacych SYN t przedstawiony na fig. 4 oraz pewna liczbe (w tym rozwiazaniu — 33) bloków bitów kanalowych za- 45 wierajacych kazdy (ni+n2) bitów BCi, BC2,... BC33.Bit kanalowy typu „1" jest przedstawiony w urza¬ dzeniu zapisujacym w formie przejscia ze stanu iilnijiiia sygnalu do stanu braku sygnalu, a bit typu „0" jest przedstawiony jako brak takiego 50 przejscia. Spiralna trasa zapisu informacji jest po¬ dzielona na elementarne komórki bitowe tworzace strukture przestrzenna, która odpowiada subpo- ¦¦ dzialowi w czasie strumienia bitów kanalowych (czas okresu jednego bitu). 85 Niezaleznie od zawartosci bitów informacyjnych i separacyjnych nalezy okreslic niektóre szczególy odnosnie urzadzenia zapisujacego. Ograniczenie k narzuca, ze maksymalna odleglosc miedzy dwoma nastepujacymi po sobie przejsciami jest równa 60 kH-1 komórek bitowych. Najdluzszy brak zapisa¬ nego stanu (lub jego brak czyli stan zapisany) moze miec dlugosc (k-fl) komórek bitowych. Ogra¬ niczanie d narzuca minimalna odleglosc miedzy dwoma nastepujacymi po sobie przejsciami równa w cM-1, a najkrótszy bit (lub rak napisanego stanu)141 705 17 18 ma wtedy dlugosc (d+1) komórek bitowych. Po¬ nadto w regularnych odstepach wystepuje stan bez zapisu o dlugosci maksymalnej, po • którym, lub przed którym, wystepuje maksymalnie dlugo trwa¬ jacy stan bez zapisu. Struktura ta stanowi czesc bloku bitów synchronizujacych.W zalecanym wykonaniu k= 10, d = 2, a super- blok SBj zawiera 588 komórek bitów kanalowych, w tym blok bitów synchronizacyjnych z 27 komó¬ rek bitowych oraz 33 bloki komórek bitów kanalo¬ wych po 17 (14+3) komórek kazda.Modulator, kanal przesylowy, optyczne (na przy¬ klad) urzadzenie-zapisujace oraz demodulator sta¬ nowia korzystnie czesc systemu, który na przyklad jest systemem przetwarzania informacji analogo¬ wej (muzyka, mowa) na informacje cyfrowa, za¬ pisywana nastepnie r^a optycznym urzadzeniu za¬ pisujacym. Ta zapisana informacja (lub jej kopia) moze byc nastepnie odtwarzana na odpowiednio przystosowanym urzadzeniu odtwarzajacym.W skladukladu przetwarzania wchodzi przetwor¬ nik analogowo-cyfrowy, który przetwarza infor¬ macje analogowa (muzyka, mowa) na sygnal cyfro¬ wy okreslonego formatu (kodowanie zródla).W sklad ukladu przetwarzania moze tez wchodzic system korekcji bledów lub jego czesc. Sygnal cyf¬ rowy zostaje przetworzony w ukladzie przetwarza¬ jacym na format, przy którego pomocy mozliwa jest korekcja bledów, wystepujacych podczas od¬ czytu z urzadzenia zapisujacego. Korekcja ma miej¬ sce w urzadzeniu do reprodukcji sygnalów. Nada¬ jacy sie do tego celu system korekcji bledów zostal opisany w japonskim zgloszeniu patentowym firmy Sony Corporation pod numerem 14539 z dnia 21 maja 1980 oraz 5 czerwca 1980.Sygnal cyfrowy zabezpieczony przed powstawa¬ niem bledów zostaje nastepnie podany na modula¬ tor opisany uprzednio (kodowanie kanalu) gdzie podlega przetworzeniu na sygnal cyfrowy przysto¬ sowany do wlasnosci kanalu. Do sygnalu dodaje sie ponadto sygnaly synchronizujace, po czym zostaje on sprowadzony do odpowiedniego formatu ramowego. Sygnal uzyskany w rezultacie tych ope¬ racji jest uzywany do generacji sygnalu kontrolne¬ go na przyklad dla lasera (format NRZ-mark), któ¬ ry podaje informacje po spirali na urzadzenie zapi¬ sujace, przy czym ma na forme sekwencji zapis/nie zapis o okreslonej dlugosci.Odczyt z urzadzenia zapisujacego, lub z kopii za¬ pisu, moze byc dokonany przy uzyciu odpowied¬ niego urzadzenia. Skladac sie ono musi z modula¬ tora juz szczególowo opisanego, czesci dekodero- wej, systemu korekcji bledów oraz przetwornika cyfrowo-anaiogowego, który odtwarza replike syg¬ nalu analogowego, podawanego na uklad przetwa¬ rzania.Zastrzezenia patentowe 1. Sposób kodowania sekwencji bitów danych binarnych w sekwencje bitów kanalów binarnych, przy czym sekwencje bitów danych dzieli sie na nastepujace po sobie i sekwencyjne bloki, z któ¬ rych kazdy zawiera po m bitów danych, a koduje sie je w sekwencyjne bloki po (nj+n?) bitów ka¬ nalowych kazdy, gdzie (ni+n2)m, a kazdy z blo¬ ków bitów kanalowych zawiera blok ni bitów in¬ formacyjnych oraz blok n2 bitów separacyjnych tak, ze nastepujace po sobie bloki bitów informa- 5 cyjnych zawsze oddziela sie jednym blokiem bitów separacyjnych, a ponadto dwa nastepujace po sobie bity typu pierwszego „1" oddziela sie od siebie przez przynajmniej d sekwencyjnych i nastepuja¬ cych po sobie bitów drugiego typu „0", a ilosc 10 naslepujacych po sobie i sekwencyjnych bitów ka¬ nalowych drugiego typu nie jest wieksza od k, znamienny tym, ze w pierwszym etapie przetwarza sie bloki zawierajace m bitów danych na bloki za¬ wierajace ni bitów informacyjnych, w drugim eta- ii pie wytwarza sie zespól mozliwych sekwencji bi¬ tów kanalowych, z których kazda sekwencja za¬ wiera przynajmniej jeden blok bitów informacyj¬ nych i jeden blok bitów separacyjnych i kazda z tych mozliwych sekwencji zawiera bloki bitów 20 informacyjnych z dodana jedna z mozliwych kom¬ binacji bloków bitów separacyjnych, w trzecim etapie okresla sie dla kazdej z mozliwych sekwen¬ cji bitów kanalowych okreslona w poprzednim etapie wielkosc skladowej stalej niezrównowazenia, 25 w czwartym etapie okresla sie dla kazdej z moz¬ liwych sekwencji bitów kanalowych sumy bitów separacyjnych i nastepujacych po sobie sekwencyj¬ nych bitów informacyjnych typu „0" bezposrednio poprzedzajacych bit typu „1", oraz sumy bitów 30 nastepujacych po bicie typu „1", który stanowi czesc jednego z bloków bitów separacyjnych, jak równiez sumy liczby bitów separacyjnych i liczby nastepujacych po sobie sekwencyjnych bitów in¬ formacyjnych typu „0" wystepujacych bezposrednio 35 przed i po tym bloku bitów separacyjnych, w pia¬ tym etapie wytwarza sie pierwszy sygnal wskaz¬ nikowy dla tych sekwencji bitów kanalowych, dla których wartosci sum okreslonych w poprzednim etapie sa wieksze od d, a nie wieksze od k, a w 40 szóstym etapie wybiera sie sposród sekwencji bi¬ tów kanalowych, dla których wystapil pierwszy sygnal wskaznikowy te sekwencje bitów kanalo¬ wych, której T skladowa stala niezrównowazenia jest najmniejsza. 45 2. Sposób wedlug zastrz. 1, znamienny tym, ze w piatym etapie wytlumia sie pierwszy sygnal wskaznikowy dla tej sekwencji bitów kanalowych, dla której okreslona w czwartym etapie suma liczby bitów separacyjnych oraz liczby nastepuja¬ co cych po sobie sekwencyjnych bitów informacyj¬ nych typu „0" bezposrednio poprzedzajacych bit typu „1" z bloku bitów separacyjnych jest równa okreslonej w czwartym etapie sumie liczby bitów separacyjnych i liczby nastepujacych po sobie 55 sekwencyjnych bitów informacyjnych typu „0" nastepujacych bezposrednio po bicie typu „1" z bloku bitów separacyjnych, przy czym suma ta jest równa s, a ponadto po etapie szóstym doko¬ nuje sie podzialu sekwencji bloków skladajacych «• sie z (ni+n2) bitów kanalowych na nastepujace po sobie sekwencyjne odcinki zawierajace kazdy po p bloków, a nastepnie wprowadza sie miedzy kazde dwa odcinki bloku bitów kanalowych synchroniza¬ cyjnych zawierajacego okreslony blok n3 bitów W synchronizacji informacji, w którym znajduje sie19 141 705 20 powtórzona kolejno przynajmniej dwa razy sek¬ wencja zawierajaca miedzy dwoma sekwencyjny¬ mi bitami typu „1" s bitów typu „0", a oprócz niej blok n4 -bitów separacyjnych synchronizacji, przy czym blok bitów separacyjnych jest okreslony w odniesieniu do bloku bitów synchronizacyjnych ka¬ nalowych w trakcie wykonywania etapów od dru¬ giego do szóstego. 3. Sposób Wedlug zastrz, 2, znamienny tym, ze w szóstym etapie okresla sie sumaryczne niezrów- nowazenie skladowej stalej dla poprzednich blo¬ ków bitów kanalowych, a nastepnie okresla sie wartosci bezwzglednej sumy sumarycznego nie- zr-ównowazenia skladowej stalej oraz niezrówno- wazenia skladowej stalej kazdej z sekwencji bitów kanalowych, które spowodowaly wytwarzanie pierwszego' sygnalu wskaznikowego. 4'. Sposób wedlug zastrz. 3, znamienny tym, ze w sekwencji bitów kanalowych stosuje sie cztery bloki bitów informacyjnych po ni bitów kazdy oraz cztery bloki bitów separacyjnych, z których trzy maja pierwsza dlugosc n'2, a jeden ma dlugosc n"2, przy czym n"2n'i. 5. Sposób wedlug zastrz. 3, znamienny tym, ze w sekwencji bitów kanalowych stosuje sie jeden bJok bitów informacyjnych zawierajacy ni bitów oraz blok bitów separacyjnych zawierajacych n2 bitów. 6. Demodulator sekwencji impulsowych, kodowa¬ nych wedlug sposobu kodowania sekwencji bitów danych binarnych w sekwencje bitów kanalów bi¬ narnych, znamienny tym, ze demodulator zawiera 10 15 20 30 konwerter kodu, którego wyjscie stanowi wyjscie - demodulatora, który to konwerter kodu zawiera zespól znchronizacji dla detekcji bloków synchro¬ nizujacych, przy czym wejscie zespolu synchroni¬ zacji jest polaczone z wejsciem konwertera kodu, ponadto demodulator zawiera zespól dzielacy ciag bitów kanalowych na bloki, przy czym zespól dzie¬ lacy zawiera wejscie, wyjscie i terminal sterowa- i i.Ti, którego wejscie jest dolaczone do wejscia kon¬ wertera kodu i który to terminal sterowania jest dolaczony do wyjscia zespolu synchronizacji, a po¬ nadto demodulator zawiera zespól separujacy do¬ laczony do wyjscia zespolu dzielacego, dla oddzie¬ lania bloków majacych m bitów od bloków maja¬ cych n2 bitów, przy czym wyjscie zespolu kon¬ wersji dolaczone jest do wyjscia zespolu separu¬ jacego dla przetwarzania bloków majacych rT bi¬ tów informacyjnych na bloki majace m bitów da¬ nych. 7. Demodulator wedlug zastrz. 6, znamienny tym. ze zespól konwersji zawiera elementy I (17—0 do 17—52), przy czym kazdy z tych elementów I (17—0 do 17—52) ma wejscie (Ci, C2, ... Ci4), na które w formie równoleglej sa doprowadzane bity informa¬ cyjne przychodzace z przynajmniej jednego okres¬ lonego polozenia w bloku bitów informacyjnych oraz elementy LUB (18—1, 18—2,... 18—8), których wejscia sa polaczone z wyjsciami elementów I (17—0, 17—1,... 17—51), a ponadto elementy LUB (18—1, ...18—8) maja wyjscia (20—1, 20—2,... 20—8) na których wystepuja w formie równoleglej zdeko- dowane bity danych. n 12 3 4 5 678 0 1110 10 1 12 3 4 5 6 7 9 10 0 110 11 —-K 15 1617| WF I 0 0 0 BD' Hi a ^ BI-, 1 2 3 4 5 6 7 8 9 10 11 12 13 Ul 0 0 00100100001 BSj 15161711 2- JULL *4 BS; d FIG.1 i-1 U J b #' lfSi nf* BC M BCi JS (4) ^"H 4'f BCi., a "^BCi " nu * L»r(U ,|g WM •'' <0r!3) ''' lBC " 'BCj FIG.2 acJ SBCj lcf~ FI6.3141 705 SYN 1 0 0 0 0 0 0 0 0 0 0|1 0 0 C 0 0 0 0 0 0 0|l 010 0 1 L SYNPi SYNP? SYNS FIG.4 FiG. 6 SBi ¦^^44;,^ | ^4Li_LZUJ^L^ SYN,- BCi BC2 BC3 BC4 BC^ BC5 BC7 BCg FIG7 BC33 *-20-1 *-20-2 FIG.5a PL PL PL