NL9100536A - Halfgeleider-geheugeninrichtingen. - Google Patents

Description

UITTREKSEL

Een hal fgeleider-geheugeninrichting met bitlij ncontacten, welke in paren bitlijnen in een gevouwen bit 1 ijnstructuur verschaft worden, bevat een de bitlij ncontacten met elkaar verbindende zigzagvormige bitlijn.

De pitch tussen de bitlijnen is ongeveer twee maal die van de halfgeleider-geheugeninrichting met de conventionele open bitlijn-structuur, waardoor de door de aangrenzende bitlijn geproduceerde kop-pelcapaciteit gereduceerd wordt. Daardoor wordt de ruis door de koppeling in het hoge-dichtheid geheugen van 16 mega en meer aanmerkelijk gereduceerd.

(figuur 5)

Titel: Halfgeleider^geheugeninrichtingen

De uitvinding heeft betrekking op hal fgeleider-geheugeninrich-tingen, welke toepasbaar zijn in de klasse van geheugens met hoge dichtheid van 16 mega en meer.

Bekende halfgeleider-geheugeninrichtingen hebben een gevouwen bitlijnstructuur of een open bitlijnstructuur.

Fig. 1 is een lay-out van conventionele halfgeleider-geheugenin-richtingen met de gevouwen bitlijnstructuur, die paren van parallel aangrenzend aan elkaar aangebrachte bitlijnen BL en BL bevat. De bit-lijn BL met een vorm van een rechte lijn bevat bitlijncontacten 1 met aan beide zijden respectievelijk begraven contacten 2a en 2b. Ook de bitlijn BL heeft bitlijncontacten 3, die aan beide zijden voorzien zijn van respectievelijk de begraven contacten 4a en 4b en aangrenzend aan de bitlijn BL tussen de begraven contacten 2a en 2b gepositioneerd zijn.

Fig. 2 is een de halfgeleider-geheugeninrichting van fig. 1 weergevende schakeling. Wanneer één woordlijn WL van de woordlijnen WL gekozen wordt, wordt een met de woordlijn WL verbonden geselecteerde cel in de celreeks 5 aangeschakeld en een met een aangrenzende corresponderende woordlijn WL verbonden cel wordt uitgeschakeld. Een refe-rentiespanning wordt veroorzaakt in de bitlijn BL, aldus wordt een electrische potentiaal gewijzigd door een van de geselecteerde cel afkomstige electrische lading, in vergelijking met de referentiespan-ning. De paren van bitlijnen BL en EL zijn verbonden met detectiever-sterkers SA, zodat een verschil in potentiaal gedetecteerd wordt.

Fig. 3 is een lay-out van conventionele hal f geleider-géheugenin-richtingen met open bitlijnstructuur, die parallel aangrenzend aan elkaar aangebrachte bitlijnen EL bevat. De bitlijn BL in de vorm van een rechte lijn bevat bitlijncontacten 6 met aan beide zijden respectievelijk begraven contacten 7a en 7b. De aangrenzende bitlijnen BL hébben elk hetzelfde patroon.

Fig. 4 is een de hal fgeleider-geheugeninr icht ingen van fig. 3 weergevende schakeling. Detectieversterkers SA zijn voorzien tussen celreeksen 8a en 8b, waarbij de bitlijn BL zich in de celreeks 8a en bitlijn BL zich in de celreeks 8b bevindt.

De hal fgeleider-geheugeninrichtingen met gevouwen bitlijnstructuur kunnen een externe ruis goed verdragen en maken de inrichting van de detectieversterkers eenvoudig. Een pitch tussen de bitlijnen echter versmalt en een koppelcapaciteit neemt meer en meer toe met be trekking tot een hogere dichtheid. Bovendien zijn de halfgeleider-ge-heugeninrichtingen met open bitlijnstructuur toepasbaar bij geheugens van de klasse 4 mega, maar bij toepassing op geheugens met hoge dichtheid van 16 mega en meer wordt de inrichting van de detectieverster-kers moeilijk met betrekking tot de afname van de pitch van de geheu-gencel. Bovendien neemt de te koppelen belasting toe en een verschil in potentiaal voor de detectie neemt af overeenkomstig de smalle pitch tussen de bitlijnen, en aldus wordt de detectietijd vertraagt.

Een doel van de uitvinding is het tot de helft reduceren van de bitlijnlengte per eeriheidscel.

Deze en andere doelen worden bereikt in een halfgeleider-geheu-geninrichting met bitlijncontacten in een lijnenpaar in een gevouwen bitlijnstructuur, die een de bitlijncontacten in een zigzag-vorm verbindende bitlijn bevat.

Deze en andere doelen en kenmerken van de uitvinding zullen duidelijk worden uit de volgende gedetailleerde beschrijving met verwijzing naar de tekeningen.

Fig. 1 is een lay-out van conventionele hal fgeleider-geheugenin-richtingen met een gevouwen bitlijnstructuur; fig. 2 is een de halfgeleider-géheugeninrichtingen van fig. 1 weergevende schakeling; fig. 3 is een lay-out van conventionele hal fgeleider-geheugenin-richtingen met epen bitlijnstructuur; fig. 4 is een de halfgeleider-géheugeninrichtingen van fig. 3 weergevende schakeling; fig. 5 is een lay-out van halfgeleider-gèheugeninrichtingen volgens een eerste uitvoering van de uitvinding; fig. 6 is een de halfgeleider-geheugeninrichtingen van fig. 5 weergevende schakeling; fig. 7 is een lay-out van halfgeleider-geheugeninrichtingen volgens een tweede uitvoering van de uitvoering; fig. 8 is een de halfgeleider-geheugeninrichtingen van fig. 7 weergevende schakeling.

Fig. 5 is een lay-out van halfgeleider-geheugeninrichtingen met een zigzag-vorm vertonende bitlijnen volgens een eerste uitvoeringsvorm van de onderhavige uitvinding. Het in hal fgeleider-geheugenin-richtingen van fig. 1 gébruikte paar bitlijnen BL en BL is tot één bitlijn BL samengevoegd. De bitlijn BL in fig. 5 heeft een zigzagvorm, die er voor zorgt dat de bitlijncontacten 11 van de boven- en onder- zijden onder een rechte hoek met elkaar verbonden zijn.

De pitch van de zigzagvorm volgens de onderhavige uitvinding is ongeveer twee maal die van de halfgeleider-geheugeninrichtingen met een open bitlijnstructuur van fig. 3, hetgeen de inrichting van detec-tieversterkers SA eenvoudig maakt en een koppel capaciteit nauwelijks geproduceerd wordt. Bovendien is de lengte van de bitlijn per een-heidscel tot de helft gereduceerd in vergelijking met de halfgeleider-géheugeninrichtingen met de conventionele open bit 1 ij nstructuur, aldus is de detectietijd aanmerkelijk verbeterd.

In theorie is de RC-vertraging van de halfgeleider inrichtingen van fig. 3 gelijk aan Rx(GJ+CB) (R is de weerstand van de bitlijn, CJ is de junctiecapaciteit, en CB is de bitlijncapaciteit), maar de RC-vertraging volgens de onderhavige uitvinding is gelijk aan R/2x(CJ+CB/2) , door het gebruik van één bitlijn met hetzelfde aantal cellen. Daardoor wordt de RC-vertraging gereduceerd en de werksnelheid verbeterd.

Fig. 6 is een de halfgeleider-geheugeninrichtingen van fig. 5 weergevende schakeling. Wanneer een woordlijn WL geselecteerd wordt in de celreeks 13a, worden de met de geselecteerde woordlijn WL verbonden cellen ingeschakeld. In de celreeks 13a zijn de bitlijnen BL verbonden met de detectieversterkers SA. De met een tegengestelde corresponderende woordlijn WL in celreeks 13b verbonden cellen worden uitgeschakeld, waarbij de bitlijnen BL verbonden zijn met de detectieversterkers SA. Daardoor kunnen gegevens gedetecteerd worden met betrekking tot een verschil in potentiaal tussen de geselecteerde bitlijn BL en de bitlijn BL, die een referentiesparming bezit.

Fig. 7 is een lay-out van halfgeleider-geheugeninrichtingen volgens een tweede uitvoeringsvorm van de uitvinding. De bitlijncontacten 11 in fig. 7 zijn onder een stompe hoek met elkaar verbonden. Fig. 8 is een de halfgeleider-geheugeninrichtingen van fig. 7 weergevende schakeling.

Zoals hierboven beschreven is het aantal cellen per eenheids-lengte van een bitlijn twee maal die van de halfgeleider-geheugenin-richtingen met de bekende open bitl ij nstructuur, waarbij door het gebruik van één bitlijn met hetzelfde aantal cellen de weerstand en de koppelcapaciteit gereduceerd worden, zodat de detectiespanning vergroot wordt bij het detecteren van gegevens, en het karakter en de werksnelheid verbeterd worden.

Bovendien is de pitch tussen de bitlijnen volgens de uitvinding ongeveer twee maal die van de halfgeleider-geheugeninrichtingen met de conventionele open bitlijnstructuur, waardoor de door de aangrenzende bitlijn geproduceerde koppelcapaciteit gereduceerd wordt. Daardoor wordt de ruis door koppeling in het geheugen met hoge dichtheid van 16 mega en meer aanmerkelijk gereduceerd.

Hoewel de uitvinding hierin beschreven is met verwijzing naar specifieke uitvoeringsvormen, zal het duidelijk zijn dat deze uitvoeringsvormen voorkeursuitvoeringsvormen zijn en dat modificaties aangebracht kunnen worden zonder buiten de in de bijbehorende conclusies gedefinieerde omvang van de uitvinding te treden.

Claims (3)

1. Halfgeleider-geheugeninricht ing met in een gevouwen bitlijn-structuur verschafte bitlijncontacten, met het kenmerk, dat de de bit-lijncontacten verbindende bitlijn een zigzagvorm heeft.

2. Halfgeleider-geheugeninrichting volgens conclusie 1, met het kenmerk, dat de bitlijncontacten onder een rechte hoek met elkaar verbonden zijn.

3. Halfgeleider-geheugeninrichting volgens conclusie 1, met het kenmerk, dat de bitlijncontacten onder een stompe hoek met elkaar verbonden zijn.