NL9100046A - Interfaceschakeling met dubbele bronspanning. - Google Patents
Interfaceschakeling met dubbele bronspanning. Download PDFInfo
- Publication number
- NL9100046A NL9100046A NL9100046A NL9100046A NL9100046A NL 9100046 A NL9100046 A NL 9100046A NL 9100046 A NL9100046 A NL 9100046A NL 9100046 A NL9100046 A NL 9100046A NL 9100046 A NL9100046 A NL 9100046A
- Authority
- NL
- Netherlands
- Prior art keywords
- source voltage
- cmos transistor
- converter
- voltage
- turned
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
UITTREKSEL
Een interfaceschakeling met dubbele bronspanning voor het koppelen van twee voedingsspanningen zonder vermogensdis-sipatie als gevolg van niet-noodzakelijke gelijkstromen omvat een n-kanaal CMOS transistor nx voor het opnemen van een ingangssignaal Vin op zijn gate, een omzetter IVa voor het omzetten van het ingangssignaal Vin en een n-kanaal CMOS transistor n2 om het uitgangssignaal van de omzetter IVa op zijn gate te zetten. Tussen de drains van de CMOS transis-toren nj en n2 is een houdschakeling 1 met een hoge bronspanning VH geschakeld.
Korte aanduiding: Interfaceschakeling met dubbele bron- spanning.
De onderhavige uitvinding heeft betrekking op een interfaceschakeling met dubbele bronspanning, en meer in het bijzonder op een interfaceschakeling voor het sturen van een schakeling met een hoge voedingsspanning vanuit een bron met lage spanning in een chip die gebruik maakt van twee soorten voedingsspanningen, d.w.z. een lage spanning en een hoge spanning.
In het algemeen is een gebruikelijke interfaceschakeling met dubbele bronspanning die gebruik maakt van twee voedingsspanningen, samengesteld uit omzetters IV- en IV- J. Δ f omvattende n-kanaal en p-kanaal CMOS transistoren n^ n2, P1 en p2, zoals getoond in fig. 1. Meer in het bijzonder, heeft de interfaceschakeling een opbouw waarbij de omzetter IV1, omvattende de p-kanaal CMOS transistor p1 en de n-kanaal CMOS transistor ^, een lage bronspanning VL (ongeveer 3.3V) heeft, terwijl de omzetter IV2 een p-kanaal CMOS transistor p2 en een n-kanaal CMOS transistor n2 omvat.
Een ingangssignaal V^n varieert tussen de 0-3.3V. Derhalve heeft de omzetter IV1, wanneer het ingangssignaal V^n van een laag niveau naar een hoog niveau of van een hoog niveau naar een laag niveau verandert, een uitgangs-spanning V ^ van 0-3.3V. Wanneer de uitgangsspanning V^^ van de omzetter IV^ bij een lage spanning varieert, dan varieert de uitgang van de omzetter IV2, die een hoge bronspanning V^. (ongeveer 5V) heeft,, om de hoge spanning. In dit geval wordt, wanneer de uitgangsspanning Vm^d van de omzetter IV1 OV is, een stroomweg gevormd door een weerstand en de p-kanaal CMOS transistor p2 van de uitgangsomzetter IV2 en krijgt de uitgangsspanning VQut een hoge spanning (5V). Wanneer de uitgangsspanning van de omzetter IV1 3.3V is, is de p-kanaal CMOS transistor p2 van de uitgangsomzetter IV2 afgeschakeld en is de n-kanaal CMOS transistor n2 ingeschakeld, en neemt de uitgangsspanning de lage spanning aan (een waarde van circa OV).
Wanneer echter de uitgangsspanning van de omzet ter IV1 3.3V is, is de potentiaal tussen een emitter en een source van de p-kanaal CMOS transistor p2 in de uit-gangsomzetter IV2 1.1V (5V-3.3V=1.7V) en dan is de transistor p2 enigszins ingeschakeld, zodat gelijkstroom door de CMOS transistor p2 en de weerstand R1 stroomt, wat als nadeel heeft dat het energieverbruik toeneemt. Aannemend dat er geen weerstand aanwezig is, dan kan in dit geval de CMOS transistor p2 worden ingeschakeld, hetgeen resulteert in een foutieve werking met de uitgangsspanning V ^ op een hoge spanning.
De onderhavige uitvinding beoogt derhalve de nadelen van de gebruikelijke interfaceschakeling met dubbele bronspanning op te heffen en een interfaceschakeling met dubbele bronspanning te verschaffen voor het koppelen van twee voedingsspanningen zonder de vermogensdissipatie als gevolg van niet-noodzakelijke gelijkstromen.
Dit doel wordt bereikt door een interfaceschakeling met dubbele bronspanning omvattende een n-kanaal CMOS transistor n^ voor het opnemen van een ingangssignaal V^n op zijn gate; een omzetter IV_ voor het omzetten van een ingangssignaal V^n; en een n-kanaal CMOS transistor n2 om het uitgangssignaal van de omzetter IV op zijn gate te zetten, met het kenmerk dat een houdschakeling met een hoge bronspanning VH tussen de drains van de n-kanaal CMOS transistoren n1 en n2 is geschakeld.
Hierna zullen aan de hand van de bijgaande tekening de opbouw, de werking en de effecten van de onderhavige uitvinding worden beschreven. Hier toont:
Fig. 1 een opbouw van een gebruikelijke interfaceschakeling met dubbele bronspanning;
Fig. 2 een algemeen blokschema van een interfaceschakeling met dubbele bronspanning volgens de onderhavige uitvinding;
Fig. 3 een schematisch schakelschema van een interfaceschakeling met dubbele bronspanning volgens de onderhavige uitvinding; en
Fig. 4(A) en (B) een ingangs-/uitgangsspanningsver-loop zoals deze worden opgewekt in de belangrijke delen van een interfaceschakeling met dubbele bronspanning volgens de onderhavige uitvinding.
Wanneer het ingangssignaal V^n van 0V-3.3V op de gate van de n-kanaal CMOS transistor n^ wordt gezet en de voedingsspanning (VH) met de hoge spanning (circa 5V) op de houdschakeling 1 wordt gezet, wordt het ingangssignaal Vin rï°or omzetter IV& omgezet en wordt het omgezette signaal λΛ n op de gate van de n-kanaal CMOS transistor n2 gezet. Derhalve is, wanneer de CMOS transistor ^ is ingeschakeld, de CMOS transistor n2 afgeschakeld. Anderzijds, wanneer de CMOS transistor ^ is afgeschakeld, is de CMOS transistor n2 ingeschakeld.
Bovendien geeft de houdschakeling 1 het signaal af van één van de knooppunten P en Q. Dat wil zeggen, dat wanneer het ingangssignaal V^n van OV naar 3.3V verschuift, zoals weergegeven in fig. 4(A), de uitgang van de houdschakeling 1 van een signaal met een laag niveau naar een signaal met een hoog niveau verschuift, of, wanneer het ingangssignaal V^n verschuift van 3.3V naar OV, zoals weergegeven in fig. 4(B), de uitgang VQut van een hoog niveau naar een laag niveau verschuift.
De CMOS transistor n1# die was af geschakeld, verschuift derhalve, wanneer het ingangssignaal van een laag niveau naar een hoog niveau verschuift terwijl het knooppunt P van de houdschakeling 1 een hoge potentiaal (5V) heeft en het knooppunt Q ervan een lage potentiaal (OV) heeft (fig. 4(A)), naar de ingeschakelde toestand en de CMOS transistor n2 verschuift van de ingeschakelde toestand naar de afgeschakelde toestand door toedoen van de omzetter IV zodat er een stroomweg door de CMOS transistor n1 wordt gevormd waardoor de potentiaal van het knooppunt P naar OV verschuift. De uitgangsspanning VQut van de houdschakeling 1, dat wil zeggen, de potentiaal van het knooppunt Q verschuift derhalve naar een hoog niveau van 5V als gevolg van de eigenschap van de houdschakeling, waarbij alle stroomwegen worden afgesneden teneinde op een stabiele uitgangsspanning V ^ te worden gehouden.
Wanneer anderzijds het ingangssignaal V^n van een hoog niveau naar een laag niveau verschuift, terwijl de knooppuntpotentiaal van de houdschakeling 1 een lage potentiaal (OV) is en de knooppuntpotentiaal van het knooppunt Q ervan een hoge potentiaal (5V) is, verschuift de CMOS transistor n1# die was ingeschakeld, naar de afgeschakelde toestand en verschuift de CMOS transistor n2 van de afgeschakelde toestand naar de ingeschakelde toestand door toedoen van de omzetter IV , zodat een stroomweg door de CMOS transistor n2 wordt gevormd en verschuift de potentiaal van het knooppunt Q, d.w.z. de uitgangsspan-ning Vou^. van de houdschakeling 1 en wordt deze op een laag niveau van OV gehouden.
In de interfaceschakeling met dubbele bronspanning volgens de onderhavige uitvinding, welke werkt zoals hierboven beschreven, geeft de houdschakeling een signaal af van één van de knooppuntssignalen afkomstig van de uitgangen van beide knooppunten zonder dissipatie door de gelijkstroom, als gevolg waarvan niet noodzakelijke vermo-gensdissipatie kan worden verminderd.
Claims (2)
1. Interfaceschakeling met dubbele bronspanning omvattende: een n-kanaal CMOS transistor voor het opnemen van een ingangssignaal V^n op zijn gate; een omzetter IV voor het omzetten van het ingangssignaal V^n; en een n-kanaal CMOS transistor om het uitgangssignaal van de omzetter IV op zijn gate te zetten, met het kenmerk, dat een houdschakeling (1) met een hoge bronspanning VH tussen de drains van de CMOS transis-toren n.^ en n2 is geschakeld.
2. Interfaceschakeling met dubbele bronspanning volgens conclusie l, met het kenmerk, dat de houdschakeling de omzetters IV en IV, omvat.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR900016388 | 1990-10-15 | ||
KR1019900016388A KR920009078A (ko) | 1990-10-15 | 1990-10-15 | 이중전압원 인터페이스회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
NL9100046A true NL9100046A (nl) | 1992-05-06 |
Family
ID=19304696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL9100046A NL9100046A (nl) | 1990-10-15 | 1991-01-11 | Interfaceschakeling met dubbele bronspanning. |
Country Status (8)
Country | Link |
---|---|
JP (1) | JPH04150411A (nl) |
KR (1) | KR920009078A (nl) |
CN (1) | CN1060724A (nl) |
DE (1) | DE4040046C1 (nl) |
FR (1) | FR2668001A1 (nl) |
GB (1) | GB2248988A (nl) |
IT (1) | IT1244339B (nl) |
NL (1) | NL9100046A (nl) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5432467A (en) * | 1993-05-07 | 1995-07-11 | Altera Corporation | Programmable logic device with low power voltage level translator |
US5508653A (en) * | 1993-09-29 | 1996-04-16 | Acc Microelectronics Corporation | Multi-voltage circuit arrangement and method for accommodating hybrid electronic system requirements |
JP3204848B2 (ja) * | 1994-08-09 | 2001-09-04 | 株式会社東芝 | レベル変換回路及びこのレベル変換回路を用いてレベル変換されたデータを出力する方法 |
KR100223744B1 (ko) * | 1995-12-29 | 1999-10-15 | 김영환 | 혼합 전압 입력 버퍼 |
JP3258229B2 (ja) * | 1996-03-18 | 2002-02-18 | 株式会社東芝 | レベル変換回路及び半導体集積回路 |
DE19844674A1 (de) * | 1998-09-29 | 1999-12-16 | Siemens Ag | Logikpegelkonverter |
AU6108900A (en) * | 1999-07-19 | 2001-02-05 | University Of Southern California | High-performance clock-powered logic |
US7005893B1 (en) | 1999-07-19 | 2006-02-28 | University Of Southern California | High-performance clock-powered logic |
JP3701942B2 (ja) | 2003-01-21 | 2005-10-05 | 沖電気工業株式会社 | レベル変換回路 |
JP4667190B2 (ja) * | 2005-09-29 | 2011-04-06 | パナソニック株式会社 | レベル変換回路 |
JP4702261B2 (ja) * | 2005-11-24 | 2011-06-15 | 富士電機システムズ株式会社 | レベルシフト回路 |
JP2017168965A (ja) * | 2016-03-15 | 2017-09-21 | 力晶科技股▲ふん▼有限公司 | レベルシフト回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5087746A (nl) * | 1973-12-07 | 1975-07-15 | ||
US4039862A (en) * | 1976-01-19 | 1977-08-02 | Rca Corporation | Level shift circuit |
JPS5775027A (en) * | 1980-10-29 | 1982-05-11 | Nec Corp | Level shift circuit |
CA1175503A (en) * | 1981-07-17 | 1984-10-02 | Andreas Demetriou | Cmos turn-on circuit |
US4644185A (en) * | 1985-05-03 | 1987-02-17 | National Semiconductor Corporation | Self clocking CMOS latch |
JPS6269719A (ja) * | 1985-09-24 | 1987-03-31 | Toshiba Corp | レベル変換論理回路 |
US4695744A (en) * | 1985-12-16 | 1987-09-22 | Rca Corporation | Level shift circuit including source follower output |
US4897567A (en) * | 1988-10-13 | 1990-01-30 | Harris Corporation | Fast level translator circuit |
US4978870A (en) * | 1989-07-19 | 1990-12-18 | Industrial Technology Research Institute | CMOS digital level shifter circuit |
-
1990
- 1990-10-15 KR KR1019900016388A patent/KR920009078A/ko not_active IP Right Cessation
- 1990-12-10 JP JP2401074A patent/JPH04150411A/ja active Pending
- 1990-12-14 IT IT02239290A patent/IT1244339B/it active IP Right Grant
- 1990-12-14 DE DE4040046A patent/DE4040046C1/de not_active Expired - Lifetime
- 1990-12-14 GB GB9027194A patent/GB2248988A/en not_active Withdrawn
-
1991
- 1991-01-11 NL NL9100046A patent/NL9100046A/nl not_active Application Discontinuation
- 1991-01-11 FR FR9100305A patent/FR2668001A1/fr active Pending
- 1991-01-12 CN CN91100202A patent/CN1060724A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
IT9022392A0 (it) | 1990-12-14 |
IT1244339B (it) | 1994-07-08 |
FR2668001A1 (fr) | 1992-04-17 |
GB9027194D0 (en) | 1991-02-06 |
KR920009078A (ko) | 1992-05-28 |
GB2248988A (en) | 1992-04-22 |
IT9022392A1 (it) | 1992-06-14 |
JPH04150411A (ja) | 1992-05-22 |
DE4040046C1 (nl) | 1992-04-02 |
CN1060724A (zh) | 1992-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL9100046A (nl) | Interfaceschakeling met dubbele bronspanning. | |
KR960006287A (ko) | 저전력 논리 신호 레벨 변환기 | |
JP3637904B2 (ja) | 電源回路 | |
CN111725991A (zh) | 一种高精度低纹波的负电压产生电路 | |
EP0085697A1 (en) | HIGH SPEED CMOS COMPARATOR CIRCUIT. | |
KR100197998B1 (ko) | 반도체 장치의 저소비 전력 입력 버퍼 | |
JPS61112426A (ja) | Cmos駆動回路 | |
US7295042B2 (en) | Buffer | |
JPH03196208A (ja) | パワー・ブースト・システムを備えた電圧レギュレータ装置 | |
US20020030516A1 (en) | Driver circuit for a power switch | |
US5017808A (en) | BI-MOS logic circuit having a switch circuit for discharging electrical charge accumulated in a parasitic capacitor | |
US20150381161A1 (en) | Glitch suppression in an amplifier | |
JP4774287B2 (ja) | 出力回路 | |
KR0170999B1 (ko) | 작은 정현파 입력의 디지탈 논리레벨 변환회로 | |
US6191624B1 (en) | Voltage comparator | |
JPH03192915A (ja) | フリップフロップ | |
JPH0923150A (ja) | 半導体装置の電圧変換回路 | |
JP2820980B2 (ja) | 論理回路 | |
US6323683B1 (en) | Low distortion logic level translator | |
JP4641219B2 (ja) | 出力バッファ回路 | |
JP3967248B2 (ja) | レベルシフト回路 | |
US5218244A (en) | Logic level converter circuit | |
JPH04326618A (ja) | リセット信号発生回路装置 | |
KR100287660B1 (ko) | 신호 입력 회로 | |
JP3259700B2 (ja) | コンパレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1B | A search report has been drawn up | ||
BV | The patent application has lapsed |