FR2668001A1 - Circuit d'interface pour source de tension double. - Google Patents

Circuit d'interface pour source de tension double. Download PDF

Info

Publication number
FR2668001A1
FR2668001A1 FR9100305A FR9100305A FR2668001A1 FR 2668001 A1 FR2668001 A1 FR 2668001A1 FR 9100305 A FR9100305 A FR 9100305A FR 9100305 A FR9100305 A FR 9100305A FR 2668001 A1 FR2668001 A1 FR 2668001A1
Authority
FR
France
Prior art keywords
voltage source
interface circuit
inverter
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9100305A
Other languages
English (en)
Inventor
Gyo-Jin Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2668001A1 publication Critical patent/FR2668001A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

L'invention concerne un circuit d'interface pour source de tension double. Selon l'invention, il comprend des transistors CMOS (n1 ) et (n2 ) à canal du type n et un circuit de verrouillage (1) pour mise en interface des deux sources de tension sans dissipation de puissance du fait d'un écoulement inutile de courant. L'invention s'applique notamment à l'alimentation en courant.

Description

La présente invention se rapporte à un circuit d'interface pour source de
tension double, et plus particulièrement à un circuit d'interface pour attaquer un circuit d'un système haute tension par une source de basse tension dans une pastille, en utilisant deux sortes de tension, c'est-à-dire une basse tension et une haute tension. En général, un circuit d'interface pour source de tension double employant deux tensions se compose d'inverseurs IV 1 et IV 2 formés de transistors CMOS (métal oxyde semi-conducteur complémentaire) à canal du type p et à canal du type n, N 1, N 2, Pl et P 2, comme le montre la figure 1 Plus particulièrement, le circuit d'interface est construit de façon que l'inverseur IV 1 composé du transistor CMOS p 1 à canal du type p et du transistor CMOS N 1 à canal du type N ait une source basse tension VL (environ 3,3 V) tandis que l'inverseur IV 2 se compose du transistor CMOS p 2 à canal du type p et du
transistor CMOS N 2 à canal du type n.
Un signal d'entrée Ven a une plage d'oscillations de O à 3,3 V En conséquence, lorsque le signal d'entrée Ven passe d'un niveau bas à un niveau haut ou d'un niveau haut à un niveau bas, la sortie V moy de l'inverseur IV 1 est de O à 3,3 V Quand la sortie Vmoy de l'inverseur IV 1 oscille à basse tension, alors l'inverseur de sortie IV 2 ayant une source de haute tension VH (environ 5 V) oscille à la haute tension Dans ce cas, quand la sortie Vmoy de l'inverseur IV 1 est O V, un trajet de courant se forme à travers une résistance R 1 et le transistor CMOS p 2 à canal du type p de l'inverseur de sortie IV 2 et la sortie Vsor devient une haute tension ( 5 V) Quand la sortie de l'inverseur IV 1 est de 3,3 V, le transistor CMOS p 2 à canal du type p de l'inverseur de sortie IV 2 se met hors circuit et le transistor CMOS N 2 à canal du type N se met en circuit et ensuite la sortie
Vsor passe à basse tension (valeur s'approchant de O V).
Cependant, quand la sortie Vmoy de l'inverseur IV 1 est de 3,3 V, le potentiel entre l'émetteur et la source du transistor p 2 à canal du type p dans l'inverseur de sortie IV 2 est de 1,7 V ( 5 V 3,3 V = 1,7 V) et ensuite le transistor p 2 est légèrement mis en circuit, donc un courant direct s'écoule à travers le transistor p 2 et la résistance R 1, avec pour résultat l'inconvénient de l'augmentation de la consommation de courant Dans ce cas, en supposant qu'il n'y a pas de résistance R 1, le transistor p 2 peut être mis en circuit, avec pour résultat un fonctionnement erroné avec une
sortie Vsor à haute tension.
La présente invention a en conséquence pour objet de remédier aux inconvénients du circuit d'interface à source de tension double conventionnel et de procurer un circuit d'interface à source de tension double pour mise en interface de deux tensions sans dissipation de puissance due à un courant s'écoulant inutilement. Pour atteindre l'objectif ci-dessus, le circuit d'interface à source de tension double comprend un transistor CMOS à canal du type N pour l'introduction d'un signal d'entrée à sa porte; un inverseur pour convertir le signal d'entrée; et un transistor CMOS à canal du type N pour introduire la sortie de l'inverseur à sa porte, o un circuit de verrouillage ayant une source de haute tension, est connecté entre les drains
des transistors CMOS à canal du type n.
L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: la figure 1 est une vue de la construction d'un circuit d'interface pour source de tension double conventionnel; la figure 2 donne un schéma bloc général d'un circuit d'interface pour source de tension double selon la présente invention; la figure 3 est un schéma de circuit d'un circuit d'interface pour source de tension double selon la présente invention; et les figures 4 A et 4 B montrent des formes d'onde d'entrée et de sortie, produites dans les parties
principales du circuit d'interface selon l'invention.
La présente invention sera décrite ci-après en
détail en se référant aux dessins.
La figure 2 montre un schéma bloc général d'un circuit d'interface pour source de tension double selon la présente invention La figure 3 est un schéma de
circuit du circuit d'interface de la présente invention.
Les figures 4 A et 4 B sont des formes d'onde d'entrée/sortie qui sont produites en des parties
principales du circuit d'interface selon l'invention.
D'abord, quand un signal d'entrée Ven de O V à 3,3 V est appliqué à la porte du transistor CMOS N 1 à canal du type N et qu'une tension VH de valeur élevée (environ 5 V) est fournie au circuit de verrouillage 1, le signal d'entrée Ven est converti par l'inverseur I Va puis le signal converti Ven est fourni au transistor CMOS n 2 à canal du type n En conséquence, quand le transistor n 1 est mis en circuit, le transistor N 2 est mis hors circuit Alternativement, quand le transistor N est mis
hors circuit, le transistor N 2 est mis en circuit.
De plus, le circuit de verrouillage 1 émet un signal par n'importe lequel des deux noeuds P et Q En effet, quand le signal d'entrée V varie entre O et en 3,3 V, comme le montre les figures 4 A et 4 B, la sortie Vsor du circuit de verrouillage 1 passe d'un signal au niveau bas à un signal au niveau haut lquand le signal d'entrée Ven passe de O à 3,3 V, figure 4 A 3 ou d'un niveau haut à un niveau bas quand le signal d'entrée V passe -' en de 3,3 V à O V, figure 4 3 En conséquence, quand le signal d'entrée passe d'un niveau bas à un niveau haut alors que le noeud P du circuit de verrouillage 1 est à un potentiel élevé ( 5 V) et que le noeud Q est à un faible potentiel (O V)ffigure 4 (A)l, le transistor CMOS N 1 mis hors circuit passe à l'état en circuit et le transistor CMOS N 2 passe de l'état en circuit à l'état hors circuit du fait de l'inverseur I Va, donc le trajet de courant passe par le transistor N 1 pour changer le potentiel du noeud P à O V. Par conséquent, la sortie Vsor du circuit de verrouillage 1, c'est-à-dire le potentiel au noeud Q, passe à un niveau haut de 5 V du fait des caractéristiques du circuit de verrouillage, et la totalité du trajet de courant est coupée pour maintenir une tension stable de sortie Vsor' Alternativement, quand le signal d'entrée Ven passe d'un niveau haut à un niveau bas alors que le potentiel au noeud P du circuit de verrouillage 1 est bas (O V) et que le potentiel au noeud Q est haut ( 5 V), le transistor N 1 qui est mis en circuit passe à l'état hors circuit et le transistor N 2 passe de l'état hors circuit à l'état en circuit du fait de l'inverseur I Va, donc le trajet de courant passe par le transistor N 2 et le potentiel au noeud Q, c'est-à-dire la sortie Vsor du circuit de verrouillage 1, passe à un niveau bas de O V
et y est maintenu.
Dans le circuit d'interface pour source de tension double de la présente invention qui fonctionne comme ci-dessus, le circuit de verrouillage émet un signal de tout noeud sans dissipation de courant et donc cela permet de réduire la dissipation inutile de puissance.

Claims (2)

REVENDICATIONS
1 Circuit d'interface pour source de tension double, caractérisé en ce qu'il comprend: un transistor CMOS (n 1) à canal du type N pour introduire un signal d'entrée Ven à sa porte; un inverseur (I Va) pour la conversion du signal d'entrée Ven; et un transistor CMOS (n 2) à canal du type N pour introduire la sortie de l'inverseur (IV a) à sa porte et en ce qu'un circuit de verrouillage ( 1) ayant une source de haute tension VH est connecté entre
les drains des transistors (n 1) et (n 2).
2 Circuit selon la revendication 1, caractérisé en ce que le circuit de verrouillage ( 1)
précité se compose des inverseurs (I Va) et (I Vb).
FR9100305A 1990-10-15 1991-01-11 Circuit d'interface pour source de tension double. Pending FR2668001A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900016388A KR920009078A (ko) 1990-10-15 1990-10-15 이중전압원 인터페이스회로

Publications (1)

Publication Number Publication Date
FR2668001A1 true FR2668001A1 (fr) 1992-04-17

Family

ID=19304696

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9100305A Pending FR2668001A1 (fr) 1990-10-15 1991-01-11 Circuit d'interface pour source de tension double.

Country Status (8)

Country Link
JP (1) JPH04150411A (fr)
KR (1) KR920009078A (fr)
CN (1) CN1060724A (fr)
DE (1) DE4040046C1 (fr)
FR (1) FR2668001A1 (fr)
GB (1) GB2248988A (fr)
IT (1) IT1244339B (fr)
NL (1) NL9100046A (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432467A (en) * 1993-05-07 1995-07-11 Altera Corporation Programmable logic device with low power voltage level translator
US5508653A (en) * 1993-09-29 1996-04-16 Acc Microelectronics Corporation Multi-voltage circuit arrangement and method for accommodating hybrid electronic system requirements
JP3204848B2 (ja) * 1994-08-09 2001-09-04 株式会社東芝 レベル変換回路及びこのレベル変換回路を用いてレベル変換されたデータを出力する方法
KR100223744B1 (ko) * 1995-12-29 1999-10-15 김영환 혼합 전압 입력 버퍼
JP3258229B2 (ja) * 1996-03-18 2002-02-18 株式会社東芝 レベル変換回路及び半導体集積回路
DE19844674A1 (de) * 1998-09-29 1999-12-16 Siemens Ag Logikpegelkonverter
US7005893B1 (en) 1999-07-19 2006-02-28 University Of Southern California High-performance clock-powered logic
WO2001006656A1 (fr) * 1999-07-19 2001-01-25 University Of Southern California Logique haute performance commandée par horloge
JP3701942B2 (ja) 2003-01-21 2005-10-05 沖電気工業株式会社 レベル変換回路
JP4667190B2 (ja) * 2005-09-29 2011-04-06 パナソニック株式会社 レベル変換回路
JP4702261B2 (ja) * 2005-11-24 2011-06-15 富士電機システムズ株式会社 レベルシフト回路
JP2017168965A (ja) * 2016-03-15 2017-09-21 力晶科技股▲ふん▼有限公司 レベルシフト回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039862A (en) * 1976-01-19 1977-08-02 Rca Corporation Level shift circuit
US4644185A (en) * 1985-05-03 1987-02-17 National Semiconductor Corporation Self clocking CMOS latch
US4695744A (en) * 1985-12-16 1987-09-22 Rca Corporation Level shift circuit including source follower output
US4897567A (en) * 1988-10-13 1990-01-30 Harris Corporation Fast level translator circuit
US4978870A (en) * 1989-07-19 1990-12-18 Industrial Technology Research Institute CMOS digital level shifter circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5087746A (fr) * 1973-12-07 1975-07-15
JPS5775027A (en) * 1980-10-29 1982-05-11 Nec Corp Level shift circuit
CA1175503A (fr) * 1981-07-17 1984-10-02 Andreas Demetriou Circuit d'excitation a cmos
JPS6269719A (ja) * 1985-09-24 1987-03-31 Toshiba Corp レベル変換論理回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039862A (en) * 1976-01-19 1977-08-02 Rca Corporation Level shift circuit
US4644185A (en) * 1985-05-03 1987-02-17 National Semiconductor Corporation Self clocking CMOS latch
US4695744A (en) * 1985-12-16 1987-09-22 Rca Corporation Level shift circuit including source follower output
US4897567A (en) * 1988-10-13 1990-01-30 Harris Corporation Fast level translator circuit
US4978870A (en) * 1989-07-19 1990-12-18 Industrial Technology Research Institute CMOS digital level shifter circuit

Also Published As

Publication number Publication date
NL9100046A (nl) 1992-05-06
DE4040046C1 (fr) 1992-04-02
IT9022392A1 (it) 1992-06-14
IT9022392A0 (it) 1990-12-14
KR920009078A (ko) 1992-05-28
CN1060724A (zh) 1992-04-29
JPH04150411A (ja) 1992-05-22
GB2248988A (en) 1992-04-22
GB9027194D0 (en) 1991-02-06
IT1244339B (it) 1994-07-08

Similar Documents

Publication Publication Date Title
FR2668001A1 (fr) Circuit d'interface pour source de tension double.
US7545186B2 (en) Reset circuit
US5880610A (en) Current-to-voltage converting device and light receiver
FR2809244A1 (fr) Circuit d'amplificateur operationnel
FR2779293A1 (fr) Circuit de sortie a transistors
FR2928506A1 (fr) Circuit electronique et modulateur delta-sigma en temps continu
US20030189961A1 (en) Laser diode driving circuit
US7898321B2 (en) Driver circuit
EP0472202B1 (fr) Circuit de courant constant, du type miroir de courant avec une plus faible dépendance de la tension d'alimentation
US5469097A (en) Translator circuit with symmetrical switching delays
US5332934A (en) Small to full swing conversion circuit
EP0768762B1 (fr) Circuit de sortie
US20070152745A1 (en) System and method for reducing leakage current of an integrated circuit
JPH05243972A (ja) 化合物半導体集積回路装置
KR100236255B1 (ko) Mosfet를 채택한 차동 회로를 갖는 레벨 변환회로
FR2699350A1 (fr) Circuit de conversion de niveau incorporé dans un circuit logique à transistor.
US10847947B2 (en) GaN laser diode drive FET with gate current reuse
KR102112794B1 (ko) 스위칭 회로
JPH04270513A (ja) デジタル信号に応答してフローティング回路を駆動する回路
IE910093A1 (en) Signal level converter
JP4723772B2 (ja) Ａｂ級ｃｍｏｓ出力回路
FR2656749A1 (fr) Dispositif a transistors bicmos pour la commande de circuits logiques ttl.
US20050116146A1 (en) Optical sensor circuit
JP2002290168A (ja) 光受信器
US5945842A (en) Output circuit for conversion from CMOS circuit level to ECL circuit level