NL193765C - Werkwijze voor de vervaardiging van gestapelde sleufcondensatoren voor DRAM's. - Google Patents
Werkwijze voor de vervaardiging van gestapelde sleufcondensatoren voor DRAM's. Download PDFInfo
- Publication number
- NL193765C NL193765C NL9001849A NL9001849A NL193765C NL 193765 C NL193765 C NL 193765C NL 9001849 A NL9001849 A NL 9001849A NL 9001849 A NL9001849 A NL 9001849A NL 193765 C NL193765 C NL 193765C
- Authority
- NL
- Netherlands
- Prior art keywords
- slot
- silicon layer
- deposited
- silicon
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1 193765 c
Werkwijze voor de vervaardiging van gestapelde sleufcompensatoren voor DRAM’s
De uitvinding heeft betrekking op een werkwijze voor de vervaardiging van gestapelde sleufcondensatoren, waarbij 5 a) in een substraat een sleuf (2) voorzien van zijwanden en een bodem wordt gevormd tussen poorten (1) van transistoren en in de sleuf (2) een thermische oxidefilm (3) wordt aangebracht ter vermijding van lekstromen door de zijwanden van de sleuf (2); b) aan elke zijwand van de sleuf (2) onder een voorafbepaald niveau een zijstandhoudende siliciumlaag (4) wordt gevormd door het afzetten van.een siliciumlaag (4) in de sleuf (2) en het uitvoeren van anisotrope 10 etsing van de siliciumlaag (4); c) de oxidefilm (4) wordt verwijderd waar deze niet wordt beschermd door de zijafstandhoudende silicium (4); en d) in de aldus gevormde sleuf (2) de condensator wordt gevormd.
Een werkwijze van deze soort is bekend uit de Japanse octrooiaanvrage nr. 1.101.664. Hierin wordt een 15 sleufcondensator beschreven, gevormd door een opslagelektrode, een diëlektrische laag en een tegen-elektrode. De wijze waarop deze structuur verkregen wordt, is af te leiden uit figuur 1. Een sleuf wordt gevormd in een p-type Si-substraat. Vervolgens wordt in de sleuf een isolerende siliciumoxidelaag aangebracht, gevolgd door een polykristallijne siliciumlaag. De siliciumlaag wordt vervolgens buiten de sleuf verwijderd, zodat een siliciumlaag overblijft, waarna de opslagelektrode en het complementerende gedeelte 20 van de condensator, zoals hierboven beschreven, wordt aangebracht.
Hierbij treden er aanzienlijke lekstromen op door de bodem van de sleuven. Dit probleem van lekstroom door de bodem van de sleuven wordt van meer betekenis naarmate de tussen afstand tussen de sleuven afneemt en/of de diepte van de sleuven toeneemt.
Het doel van de uitvinding is het verschaffen van een werkwijze die de bovenstaande nadelen opheft.
25 Dit doel wordt volgens de uitvinding bereikt, doordat een doteermiddel wordt aangebracht van een soort met tegengestelde geleidbaarheid ten opzichte van die van het transistordiffusiegebied in het substraat aan de bodem van de sleuf ter vermindering van de lekstromen door de bodem van de sleuf, waarbij een zijafstandhoudende siliciumlaag wordt aangebracht die alleen de zijwand van de sleuf bedekt.
Volgens een voorkeursuitvoeringsvorm zet men na de ionenimplantatie een ongedoteerde polykristallijne 30 of amorfe siliciumlaag voor zijopvulling af tot een dikte van 150-300 wm.
Volgens een andere voorkeursuitvoeringsvorm wordt de siliciumlaag die als opslagelektrode van de sleufcondensator dienst doet afgezet tot een dikte van 100-300 wm, welke siliciumlaag in contact komt met het zijoppervlak van het overgangsgebied van de transistor door openen van de thermische oxidefilm onder toepassing van natte etsing. · 35 Volgens nog een andere voorkeursuitvoeringsvorm wordt de siliciumlaag anisotroop gëëtst onder toepassing van reactieve ionenetsing op zodanige wijze dat de resulterende silicium-zijopvullingslaag slechts de zijwand van de sleuf bedekt voorzover deze dieper is dan de diepte van de transistorovergang.
De werkwijze volgens de uitvinding zal worden beschreven aan de hand van de tekening, waarin: 40 - de figuren A-D doorsneden zijn van de inrichting, om de bewerkingsopeenvolging volgens de uitvinding uit te leggen.
De procedure van de werkwijze volgens de uitvinding zal in detail worden beschreven aan de hand van een voorbeeld van de fabricage van een STC-structuur met een N-MOS-transistor.
45 Eerst wordt, zoals weergegeven in figuur A, de sleuf gevormd tussen de stuurelektroden 1 van een transistor onder toepassing van de fotolithografie- en de RIE-techniek. Vervolgens laat men een oxidefim 3 met een dikte van enkele tienden wm thermisch groeien.
Vervolgens worden de doteermiddelen 5a van het p-type door ionen-implantatie aangebracht om een elektrische isolatie te verschaffen in de bodem van sleuf 2. De dosis en de energie van de ionenimplantatie 50 worden bepaald rekening houdend met de dikte van de oxidelaag, met het doteringsniveau van de later afgezette opslagelektrode-siliciumlaag 5, als weergegeven in figuur B, en met ionenimplantatiebeschadigin-gen.
Na de ionenimplantatie wordt een ongedoteerde polykristallijne of amorfe siliciumlaag 4 afgezet, tot een dikte van 150-300 nm, zoals weergegeven in figuur C, siliciumlaag 4 wordt anisotroop geëtst door RIE 55 onder achterlating van slechts de silicium-zijopvullingslaag 4a die de zijwand van de sleuf 2 beneden het N*-overgangsgebied 8 van de transistor bedekt.
Vervolgens wordt de thermische oxidelaag 3 nat geëtst zodat precies het gedeelte van de zijwand van
Claims (4)
1. Werkwijze voor de vervaardiging van gestapelde sleufcondensatoren, waarbij a) in een substraat een sleuf voorzien van zijwanden en een bodem wordt gevormd tussen poorten van 25 transistoren en in de sleuf een thermische oxidefilm wordt aangebracht ter vermijding van lekstromen door de zijwanden van de sleuf; b) aan elke zijwand van de sleuf onder een voorafbepaald niveau een zijstandhoudende siliciumlaag wordt gevormd door het afzetten van een siliciumlaag in de sleuf en het uitvoeren van anisotrope etsing van de siliciumlaag; 30 c) de oxidefilm wordt verwijderd waar deze niet wordt beschermd door de zijafstandhoudende silicium laag; en d) in de aldus gevormde sleuf de condensator wordt gevormd e) met het kenmerk, dat een doteermiddel (5a) wordt aangebracht door middel van ionenimplantatie van een soort met tegengestelde geleidbaarheid ten opzichte van die van het transistordiffusiegebied in het 35 substraat aan de bodem van de sleuf (2) ter vermindering van de lekstromen door de bodem van de sleuf (2), waarbij f) een zijafstandhoudende siliciumlaag wordt aangebracht die alleen de zijwand van de sleuf bedekt.
2. Werkwijze volgens conclusie 1 en 2, met het kenmerk, dat men na de ionenimplantatie een ongedoteerde polykristallijne of amorfe siliciumlaag voor zijopvulling afzet tot een dikte van 150-300 nm.
3. Werkwijze volgens één der voorgaande conclusies, met het kenmerk, dat de siliciumlaag die als opslagelektrode van de sleufcondensator dienst doet wordt afgezet tot een dikte van 100-300 nm, welke siliciumlaag in contact komt met het zijoppervlak van het overgangsgebied van de transistor door het openen van de thermische oxidefilm onder toepassing van natte etsing.
4. Werkwijze volgens één der voorgaande conclusies, met het kenmerk, dat de siliciumlaag anisotroop 45 wordt geëtst onder toepassing van reactieve ionenetsing op zodanige wijze dat de resulterende zijafstandhoudende siliciumlaag slechts de zijwand van de sleuf bedekt voorzover deze dieper is dan de diepte van de transistorovergang. Hierbij 2 bladen tekening
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR890012019 | 1989-08-23 | ||
KR1019890012019A KR930006973B1 (ko) | 1989-08-23 | 1989-08-23 | 디램의 스택 트렌치 커패시터 제조방법 |
Publications (3)
Publication Number | Publication Date |
---|---|
NL9001849A NL9001849A (nl) | 1991-03-18 |
NL193765B NL193765B (nl) | 2000-05-01 |
NL193765C true NL193765C (nl) | 2000-09-04 |
Family
ID=19289171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL9001849A NL193765C (nl) | 1989-08-23 | 1990-08-21 | Werkwijze voor de vervaardiging van gestapelde sleufcondensatoren voor DRAM's. |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPH0724282B2 (nl) |
KR (1) | KR930006973B1 (nl) |
DE (1) | DE4010720C2 (nl) |
FR (1) | FR2651368B1 (nl) |
GB (1) | GB2235335B (nl) |
NL (1) | NL193765C (nl) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000058506A (ko) * | 2000-06-07 | 2000-10-05 | 이순환 | 열기관 압축링에 삽입하여 열효율을 높이는 황동핀 |
GB201617276D0 (en) | 2016-10-11 | 2016-11-23 | Big Solar Limited | Energy storage |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62120070A (ja) * | 1985-11-20 | 1987-06-01 | Toshiba Corp | 半導体記憶装置 |
JPH01101664A (ja) * | 1987-10-15 | 1989-04-19 | Nec Corp | 半導体集積回路装置 |
JPH01179450A (ja) * | 1988-01-08 | 1989-07-17 | Oki Electric Ind Co Ltd | Mos型ダイナミックメモリ集積回路とその製造方法 |
KR900019227A (ko) * | 1988-05-18 | 1990-12-24 | 아오이 죠이치 | 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법 |
JPH02177359A (ja) * | 1988-12-27 | 1990-07-10 | Nec Corp | 半導体記憶装置 |
JP4093614B2 (ja) * | 1997-06-11 | 2008-06-04 | 旭化成ケミカルズ株式会社 | 固着剤組成物 |
JPH1179450A (ja) * | 1997-09-12 | 1999-03-23 | Mita Ind Co Ltd | 自動原稿搬送装置の原稿分離機構 |
-
1989
- 1989-08-23 KR KR1019890012019A patent/KR930006973B1/ko not_active IP Right Cessation
-
1990
- 1990-04-03 DE DE4010720A patent/DE4010720C2/de not_active Expired - Fee Related
- 1990-04-27 JP JP2110678A patent/JPH0724282B2/ja not_active Expired - Fee Related
- 1990-05-30 FR FR909006733A patent/FR2651368B1/fr not_active Expired - Lifetime
- 1990-08-03 GB GB9017025A patent/GB2235335B/en not_active Expired - Fee Related
- 1990-08-21 NL NL9001849A patent/NL193765C/nl not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH0385757A (ja) | 1991-04-10 |
NL9001849A (nl) | 1991-03-18 |
DE4010720A1 (de) | 1991-02-28 |
JPH0724282B2 (ja) | 1995-03-15 |
NL193765B (nl) | 2000-05-01 |
GB2235335B (en) | 1994-03-02 |
FR2651368B1 (fr) | 1991-11-29 |
KR910005297A (ko) | 1991-03-30 |
DE4010720C2 (de) | 1994-05-05 |
FR2651368A1 (fr) | 1991-03-01 |
GB2235335A (en) | 1991-02-27 |
GB9017025D0 (en) | 1990-09-19 |
KR930006973B1 (ko) | 1993-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100226591B1 (ko) | 다이나믹 랜덤 액세스 메모리(dram)셀용의 트렌치캐패시터 및 그 제조방법과 트렌치캐태시터를 갖춘 다이나믹 랜덤에세스 메모리셀의 제조방법 | |
KR100437551B1 (ko) | 디램(dram)셀및그제조방법 | |
US6420228B1 (en) | Method for the production of a DRAM cell configuration | |
JP3183817B2 (ja) | トレンチdramセルの製造方法 | |
EP0418491B1 (en) | Dram cell with trench capacitor and buried lateral contact | |
KR940007650B1 (ko) | 반도체메모리장치 및 그 제조방법 | |
US5843819A (en) | Semiconductor memory device with trench capacitor and method for the production thereof | |
US5683931A (en) | Method of forming a capacitor over a semiconductor substrate | |
US5500384A (en) | Method for manufacturing a bit line via hole in a memory cell | |
US5026659A (en) | Process for fabricating stacked trench capacitors of dynamic ram | |
US20020094628A1 (en) | Integrated circuit having at least two vertical MOS transistors and method for manufacturing same | |
US5753962A (en) | Texturized polycrystalline silicon to aid field oxide formation | |
KR20000013396A (ko) | 커패시터 및 그의 제조 방법 | |
NL193765C (nl) | Werkwijze voor de vervaardiging van gestapelde sleufcondensatoren voor DRAM's. | |
JP4084005B2 (ja) | 半導体記憶装置及びその製造方法 | |
KR930006144B1 (ko) | 반도체 장치 및 방법 | |
JP2613077B2 (ja) | 半導体装置の製造方法 | |
KR900019237A (ko) | 홈에 배치된 2전극 캐패시터를 갖는 반도체 메모리 구조와 그것의 제작방법 | |
EP1217657A1 (en) | Method of forming a buried strap in a dram cell | |
JP3233935B2 (ja) | コンデンサ電極とmosトランジスタのソース/ドレイン領域との間に接触を製造するための方法 | |
JPH0734451B2 (ja) | 半導体装置の製造方法 | |
KR0171105B1 (ko) | 반도체 캐패시터 및 그 제조방법 | |
KR0165387B1 (ko) | 반도체장치의 커패시터 제조방법 | |
KR100269626B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
KR0151126B1 (ko) | 고집적 디램 셀에 적용되는 셀로우 트랜치 스택 커패시터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BA | A request for search or an international-type search has been filed | ||
BB | A search report has been drawn up | ||
BC | A request for examination has been filed | ||
V1 | Lapsed because of non-payment of the annual fee |
Effective date: 20070301 |