NL1010905C2 - Inductorinrichting op een siliciumsubstraat en werkwijze voor het vervaardigen daarvan. - Google Patents

Inductorinrichting op een siliciumsubstraat en werkwijze voor het vervaardigen daarvan. Download PDF

Info

Publication number
NL1010905C2
NL1010905C2 NL1010905A NL1010905A NL1010905C2 NL 1010905 C2 NL1010905 C2 NL 1010905C2 NL 1010905 A NL1010905 A NL 1010905A NL 1010905 A NL1010905 A NL 1010905A NL 1010905 C2 NL1010905 C2 NL 1010905C2
Authority
NL
Netherlands
Prior art keywords
slots
inductor
metal line
manufacturing
insulating layer
Prior art date
Application number
NL1010905A
Other languages
English (en)
Other versions
NL1010905A1 (nl
Inventor
Jin Hyo Lee
Heung-Soo Rhee
Hyun Kyu Yu
Bo Woo Kim
Kee Soo Nam
Original Assignee
Korea Electronics Telecomm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Electronics Telecomm filed Critical Korea Electronics Telecomm
Publication of NL1010905A1 publication Critical patent/NL1010905A1/nl
Application granted granted Critical
Publication of NL1010905C2 publication Critical patent/NL1010905C2/nl

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/763Polycrystalline semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

Korte aanduiding: Inductorinrichting op een siliciumsub- straat en werkwijze voor het vervaardigen daarvan.
ACHTERGROND VAN DE UITVINDING
1. Achtergrond van de uitvinding
De onderhavige uitvinding heeft betrekking op een inductor op een silicumsubstraat, in het bijzonder op een 5 inductorinrichting en werkwijze voor het vervaardigen daarvan voor het verbeteren van de kwaliteitsfactor van de inductor door het aanbrengen van sleuven op een siliciumsubstraat en door het vullen van de sleuven met polykristallijn polysili-cium dat niet met verontreinigingen is gedoteerd.
10 2. Beschrijving van de stand van de techniek
Bij het ontwerp van monolithische geïntegreerde schakelingen voor microgolven (MMIC = "monolithic microwave integrated circuits") zijn in het algemeen inductoren vereist 15 voor impedantie-aanpassing. De eigenschappen van een inductor worden niet alleen bepaald door diens inductantie maar ook diens kwaliteitsfactor. Recentelijk is het mogelijk geworden om een inductor op een substraat te integreren. De zogenaamde geïntegreerde inductor heeft het mogelijk gemaakt om een 20 silicium-MMIC te vervaardigen waarin zowel transistoren, die actieve inrichtingen zijn, als inductoren, die passieve inrichtingen zijn, op dezelfde chip zijn geïntegreerd. Eén van de moeilijkste problemen bij het implementeren van deze geïntegreerde inductoren is het feit dat de eigenschappen van 25 de inductor in hoge mate afhankelijk zijn van de soortelijke weerstand van het siliciumsubstraat waarop de inductor zich bevindt.
De inductorinrichtingen op een siliciumsubstraat volgens de stand van de techniek en een vervaardigingswerk-30 wijze daarvoor zullen onder verwijzing naar de Fig'n 1 en 3 worden beschreven.
De Fig'n IA en 1B zijn respectievelijk een bovenaanzicht en een aanzicht in doorsnede van de inductorinrichting volgens de stand van de techniek voor het vervaardigen van 35 een MMIC op een siliciumsubstraat.
1 m η η n c I Om de bovengenoemde inductorinrichting te vervaardi- I gen wordt een eerste isolatielaag 5 op een siliciumsubstraat 3 gevormd. Dan wordt een eerste metaallijn 2 van de inductor I op de eerste isolatielaag 5 gevormd. Een tweede isolatielaag I 56 wordt op de eerste metaallijn 2 gevormd en de eerste I metaallijn 2 wordt door middel van doorverbinding 4 in de tweede isolatielaag 6 met de tweede metaallijn 1 verbonden.
I De kwaliteitsfactor van de inductor wordt in hoge beïnvloed I door de capaciteit tussen de metaallijn van de inductor en 10 het siliciumsubstraat en door de weerstand van het silicium- I substraat.
Fig. 3 is een equivalente schakeling van de inductor H volgens de stand van de techniek waarin de capaciteit van de isolatielagen 6 en 5, die zich tussen de tweede metaallijn 1 15 van de inductor en het silicumsubstraat 3 bevindt, is aange- I duid met Cox, en de weerstand van het siliciumsubstraat 3 is aangeduid met Rsi. Om de kwaliteitsfactor van de inductor groot te maken moeten Cox klein zijn en moet Rsi zo groot mogelijk zijn. Isolatielagen zijn derhalve dik gemaakt of er I 20 zijn tot nog toe siliciumsubstraten met een hoge soortelijke I weerstand gebruikt. Indien de dikte van de isolatielaag verscheidene tot 10 μιη bedraagt is het moeilijk om actieve inrichtingen op dezelfde chip te integreren. Indien een siliciumsubstraat met een hoge soortelijke weerstand wordt 25 gebruikt is het ook moeilijk om actieve inrichtingen met de standaardwerkwijzen op dezelfde chip te integreren en zodoen- de zullen bewerkingskosten toenemen.
I SAMENVATTING VAN DE UITVINDING
30 Het is een oogmerk van de onderhavige uitvinding om een inductorinrichting en een vervaardigingswerkwijze te verschaffen die bestaat uit het vullen van een sleuf op het substraat onder de inductor met polykristallijn silicium en om actieve inrichtingen zoals bipolaire transistoren, MOS- 35 transistoren en passieve inrichtingen zoals een inductor tegelijkertijd te integreren om de eigenschappen van een silicium-MMIC te verbeteren en de vervaardigingskosten te H reduceren.
H Het is ook een oogmerk van de onderhavige uitvinding H 40 om een vervaardigingswerkwijze te verschaffen voor de verbin- 3 dingsvlakken en de hoog-frequente signaallijnen in de geïntegreerde schakelingen. De inductorinrichting die aan de bovengenoemde doeleinden beantwoordt omvat twee of meer sleuven welke op het siliciumsubstraat bij de onderste 5 gedeelten van inductor-metallijnen zijn aangebracht; een isolerende laag die de sleuven omgeeft; een polykristallijn siliciumgebied dat niet met verontreinigingen is gedoteerd en waarmee de sleuven zijn gevuld, omgeven door de isolerende laag; een isolerende laag die op het bovenste gedeelte van 10 het polykristallijne silicium en oppervlak van het substraat is aangebracht; een eerste metaallijn van de inductor die op geselecteerde gedeelten van het bovenste deel van de isolerende laag is gevormd; een isolerende laag die op de eerste metaallijn en het oppervlak van het substraat is aangebracht; 15 doorverbindingsgaten die door de geselecteerde gedeelten van de isolerende laag en op geselecteerde gedeelten van de eerste metaallijn zijn gevormd; en een tweede metaallijn die met de eerste metaallijn is verbonden door de doorverbindingsgaten met de tweede werkwijze te vullen.
20 De vervaardigingswerkwijze van de inductor overeen komstig de onderhavige uitvinding omvat de stappen van het vormen van een eerste isolerende laag op het siliciumsubstraat en het vervolgens vormen van een sleuvensubstraat met twee of meer sleuven, door middel van etsen van geselecteerde 25 gebieden in het siliciumsubstraat met gebruikmaking van een masker, en het vervolgens verwijderen van de eerste isolerende laag zodat het sleuvensubstraat wordt blootgelegd; het vormen van een tweede isolerende laag door het toepassen van een oxidatieproces op het sleuvensubstraat; het aanbrengen 30 van een niet-gedoteerd polykristallijn silicium op de totale structuur van het sleuvensubstraat, en het vervolgens polijsten van het polykristallijne silicium tot het oppervlak van de tweede isolerende laag door middel van een chemische en mechanische polijstwerkwijze; het achtereenvolgens aanbrengen 35 van een derde isolerende laag en een metaallaag op het sleuvensubstraat waar het polykristallijne silicium is opgevuld, en het vervolgens vormen van een eerste metaallijn door middel van een etsproces met gebruikmaking van een masker; en het aanbrengen van een vierde isolerende laag op 40 de eerste metaallijn, het vormen van doorverbindingsgaten : Π1 non r H door middel van een etsproces met gebruikmaking van een H masker op geselecteerde gebieden van de vierde isolerende I laag, het aanbrengen van een metaallaag, en het vervolgens vormen van een tweede metaallijn door middel van een etspro- I 5 ces met gebruikmaking van een masker.
I KORTE BESCHRIJVING VAN DE TEKENINGEN
De oogmerken, eigenschappen en voordelen van de onderhavige uitvinding zullen deskundigen duidelijk worden I 10 uit de volgende gedetailleerde beschrijving, samengenomen met de bijgevoegde tekeningen, waarin: I Fig. IA een bovenaanzicht is van de inductorinrich- I ting volgens de stand van de techniek die een siliciumsub- straat toepast; I 15 Fig. 1B een aanzicht in dwarsdoorsnede is van de H inductorinrichting volgens de stand van de techniek die een siliciumsubstraat toepast;
Fig. 2A een bovenaanzicht is van de inductor op een siliciumsubstraat overeenkomstig de onderhavige uitvinding; 20 Fig. 2B een aanzicht in doorsnede is van de inductor op een siliciumsubstraat overeenkomstig de onderhavige uitvinding;
Fig. 3 een equivalente schakeling is van de inductor H volgens de stand van de techniek die een siliciumsubstraat 25 toepast;
Fig. 4 een equivalente schakeling is van de inductor H volgens de onderhavige uitvinding die een silicumsubstraat H toepast;
Fig. 5A tot 5E aanzichten in doorsnede zijn die een H 30 eerste uitvoeringsvorm van de vervaardigingswerkwijze van de H inductor overeenkomstig de onderhavige uitvinding weergege- ven;
Fig. 6 een bovenaanzicht is dat de inductor van een tweede uitvoeringsvorm overeenkomstig de onderhavige uit- H 35 vinding weergeeft;
Fig. 7 een bovenaanzicht is dat de inductor van een H derde uitvoeringsvorm overeenkomstig de onderhavige uitvin- H ding weergeeft;
Fig. 8 een bovenaanzicht is dat een inductor van een 40 vierde uitvoeringsvorm overeenkomstig de onderhavige uitvin- 5 ding weergeeft; en
Fig. 9 een bovenaanzicht is dat vlakken en hoog-frequente signaallijnen weergeeft die de onderhavige uitvinding toepassen.
5 gedetailleerde beschrijving van de voorkeursuitvoeringsvorm
Nu volgt een gedetailleerde beschrijving van de onderhavige uitvinding, onder verwijzing naar de bijgevoegde tekeningen.
10 De Fig. 2A en 2B zijn respectievelijk een bovenaan zicht en een aanzicht in doorsnede van de inductor overeenkomstig de onderhavige uitvinding.
De inductor is opgebouwd uit een tweede isolerende laag 18, gevormd door geheel geoxideerde wanden tussen 15 sleuven 17 die in een siliciumsubstraat 13 zijn aangebracht, polykristallijn silicium 20 dat niet met verontreinigingen is gedoteerd en waarmee de sleuven 17 zijn gevuld, een derde isolerende laag 15 die op de totale structuur is gevormd, een eerste metaallijn 12 van de inductor die op een geselecteerd 20 gebied van de derde isolerende laag 15 is gevormd, een vierde isolerende laag 16 die op een geselecteerd gebied van de totale structuur is gevormd, doorverbindingsgaten 14 die op de eerste metaallijn 12 zijn gevormd, en een tweede metaallijn 11 die op een geselecteerd gebied van de doorverbin-25 dingsgaten 14 is gevormd, waarbij de tweede metaallijn 11 van de inductor door middel van de doorverbindingsgaten 14 is verbonden.
In het bijzonder wordt de afstand tussen de sleuven 17 in Fig. 2B klein gemaakt om het gemakkelijk te maken dat 30 het silicium daartussen geoxideerd wordt. De diepte van de sleuven wordt groot gemaakt, terwijl de breedte klein wordt gehouden, waardoor het mogelijk wordt alle sleuven over de diepte te vullen door slechts polykristallijn silicium aan te brengen dat ongeveer de halve breedte van de sleuf bezit. De 35 sleuven in Fig. 2A die zich onder de metaallijnen van de inductor bevinden hebben een grotere lengte dan breedte, en de lengte van de sleuven is groter dan de afmeting van de totale inductor.
Fig. 4 geeft de equivalente schakeling van de 40 inductorinrichting overeenkomstig de onderhavige uitvinding H weer.
Η De capaciteit van de isolerende lagen 16 en 15 H tussen de tweede metaallijn 11 van de inductor en het poly- H kristallijne silicium 20 wordt aangeduid door Coxl, en de H 5 capaciteit van de isolerende laag 18 tussen het polykristal- H lijne silicium 20 en het siliciumsubstraat 13 wordt aangeduid door Cox2. Cpoly geeft de capaciteit aan van de depletielaag H van electronen en gaten binnen het polykristallijne silicium, H Rpoly geeft de weerstand aan van het polykristallijne silici- 10 um, en Rsi geeft de weerstand van het siliciumsubstraat aan.
In het weergegeven geval van Fig. 4, is Cpoly klein terwijl H Rpoly groot is, aangezien polykristallijn silicium 20, dat niet met verontreinigingen is gedoteerd, de sleuven over enkele tot enkele tientallen micrometers opvult. Verder is 15 het silicium tussen de sleuven 17 volledig geoxideerd om de kwaliteitsfactor van de inductor te verbeteren.
Zoals getoond maakt de onderhavige uitvinding het mogelijk om een inductor met een hoge kwaliteitsfactor in I dezelfde chip te integreren terwijl substraten worden ge- I 20 bruikt met een lage weerstand, hetgeen de vervaardiging van standaard actieve inrichtingen, zoals bipolaire transistoren en MOS-transistoren, mogelijk maakt. De onderhavige uitvin- H ding is dus geschikt voor het implementeren van een rendabele silicium-MMIC met goede hoog-frequente eigenschappen.
I 25 De bovengenoemde inductor op het siliciumsubstraat I is samengesteld uit een substraat, waarbij sleuven in het siliciumsubstraat (hierna "sleuvensubstraat" genoemd) zijn I gevormd, een gebied dat binnen de sleuven van het sleuvensub- straat met polykristallijn silicium is gevuld, en een induc- I 30 tor-metaallijngebied, dat is samengesteld uit een isolerende I laag en een metaallijn over het polykristallijne silicium waarmee de sleuven van het sleuvensubstraat zijn gevuld.
I Fig. 5A tot 5E zijn aanzichten in doorsnede die een I eerste uitvoeringsvorm van de vervaardigingswijze van de I 35 inductor overeenkomstig de onderhavige uitvinding weergege- I ven.
Fig. 5A geeft de werkwijze voor het vervaardigen van I het sleuvensubstraat weer, waarbij Fig. 5A het aanzicht in I doorsnede toont van het sleuvensubstraat na de processen van I 40 het vormen van een eerste isolerende laag 19 op het silicium- 7 substraat 13, en het etsen van de eerste isolerende laag 19 en het siliciumsubstraat 13 over enkele tientallen micrometers om sleuven 17 te vormen, waardoor het sleuvensubstraat 13 wordt blootgelegd. Hier worden sleuven 17 in een zodanige 5 opstelling gevormd dat de afstand tussen de sleuven kleiner is dan de lengte van de sleuven, en dat de diepte van de sleuven groter is dan de breedte van de sleuven. Ook kan de lengte van de sleuven groter zijn dan de planaire lengte van de inductor die boven de sleuven is aangebracht en is samen-10 gesteld uit de eerste en tweede metaallijnen.
Fig. 5B toont het aanzicht in doorsnede van het sleuvensubstraat na het proces van het vormen van een tweede isolerende laag 18 die geoxideerd is tot een diepte d2 van ongeveer 0,5 tot 2 μπι door het oxideren van alle wanden 15 tussen de sleuven 17, zoals in Fig. 5A is getoond. Aangezien het silicium aan beide zijden van de sleufwand wordt geoxideerd, is het mogelijk om het oxidatieproces in een korte tijd tot stand te brengen.
Fig. 5C en 5D geven processen weer van het opvullen 20 van de sleuf met polykristallijn silicium, waarbij de aanzichten van het sleuvensubstraat in doorsnede worden getoond na het proces van het aanbrengen van polykristallijn silicium 20, dat niet met verontreinigingen is gedoteerd, teneinde de sleuven in het sleuvensubstraat geheel met polykristallijn 25 silicium op te vullen, en het vervolgens afsnijden van het polykristallijne silicium 20 tot het oppervlak van de tweede isolatielaag 18 door een chemisch en mechanisch polijsten.
Fig. 5e geeft het proces van het vervaardigen van de inductor-metaallijnen weer. Na het aanbrengen van een derde 30 isolerende laag 15 van 0,2 tot 1 μπι over het binnen het sleuvensubstraat met polykristallijn silicium 20 gevulde gebied, wordt metaal aangebracht met een dikte van 0,5 tot 1 μπι, waarop etsen wordt uitgevoerd om de eerste metaallijn 12 te vormen. Na het aanbrengen van een vierde isolatielaag 16 35 van 0,5 tot 2 μπι over de eerste metaallijn 12, worden door-verbindingsgaten gevormd door etsen met gebruikmaking van een masker. Vervolgens wordt metaal 11 met een dikte van 0,5 tot 5 μπι aangebracht, waarop etsen wordt uitgevoerd met gebruikmaking van een masker om de tweede metaallijn 11 te vormen. 4 0 Op dit moment wordt de tweede metaallijn in een spiraalvorm Η Η gevormd. De metaallijn kan in meer dan drie lagen worden gevormd.
Fig. 6 geeft de inductor weer van een tweede uitvoe- ringsvorm overeenkomstig de onderhavige uitvinding, waarin 5 onder de metaallijn aangebrachte sleuven een cirkelvorm H hebben of een vorm waarbij de lengte en de breedte van de sleuven overeenkomstig is. De vervaardigingswerkwijze van deze uitvoeringsvorm is dezelfde als welke onder verwijzing naar de eerste uitvoeringsvorm is beschreven.
10 Fig. 7 geeft de inductor weer van een derde uitvoe- ringsvorm overeenkomstig de onderhavige uitvinding, in bovenaanzicht, waarin onder de metaallijn aangebracht sleuven een zodanige structuur hebben dat de metaallijn van de inductor de sleuven kruist. De vervaardigingswerkwijze van 15 deze uitvoeringsvorm is dezelfde als welke met de betrekking tot de eerste uitvoeringsvorm is beschreven.
Fig. 8 geeft in bovenaanzicht de inductor van een vierde uitvoeringsvorm overeenkomstig de onderhavige uitvin- ding weer, waarin onder de metaallijn aangebrachte sleuven I 20 een rechthoekige vorm bezitten. De vervaardigingswerkwijze I van deze uitvoeringsvorm is dezelfde als welke met betrekking I tot de eerste uitvoeringsvorm is beschreven.
Fig. 9 geeft in bovenaanzicht het resultaat weer van het toepassen van het sleuvenproces overeenkomstig de onder- I 25 havige uitvinding op de vervaardiging van verbindingsvlakken van hoog-frequente geïntegreerde schakelingen en hoog-fre- quente signaallijnen van interne schakelingen. Het heeft de I eigenschap van het verbeteren van de eigenschappen van de H hoog-frequente werking en het reduceren van het energiever- I 30 bruik, aangezien het de parasitaire capaciteit tussen de verbindingsvlakken, hoog-frequente signaallijnen en het I siliciumsubstraat kan reduceren. De vervaardigingswerkwijze is dezelfde als welke met betrekking tot de eerste uitvoe- I ringsvorm is beschreven.
I 35 Zoals in het bovenstaande is beschreven, verandert I de onderhavige uitvinding fysiek de parasitaire capaciteit en I weerstand tussen het siliciumsubstraat en de metaallijn van de inductor, waardoor de kwaliteitsfactor van de inductor wordt verbeterd. Deze verschaft dus een inrichting en een I 40 werkwijze die het mogelijk maken om silicium-MMIC's te 9 ontwerpen en te vervaardigen welke met een hoge productiviteit gebruikt kunnen worden in het GHz-gebied en waarin inductor, en condensatoren en actieve inrichtingen in dezelfde chip zijn geïntegreerd.
5 De onderhavige uitvinding reduceert ook de parasi taire capaciteit tussen verbindingsvlakken, hoog-frequente signaallijnen en het siliciumsubstraat, waardoor de werkings-snelheid van hoog-frequente digitale en analoge geïntegreerde schakelingen wordt verbeterd en het energiegebruik wordt 10 verminderd.
Zoals in bovenstaande is beschreven is het, overeenkomstig de onderhavige uitvinding, mogelijk om de weerstand van het substraat op eenvoudige wijze slechts in de lokale gedeelten te verminderen waar de inductor wordt geïntegreerd, 15 waardoor het mogelijk wordt om een zogenaamde geïntegreerde inductor te implementeren. Het is ook mogelijk om een silici-um-MMIC te vervaardigen waarin transsistoren als actieve inrichtingen en een inductor als passieve inrichting in dezelfde chip kan worden geïntegreerd. Als gevolg kan een 20 aanzienlijke verbetering worden verkregen van de eigenschappen en kosten van de silicium-MMIC, aangezien het mogelijk is om geïntegreerde hoog-frequente schakelingen te vervaardigen met actieve inrichtingen, zoals bipolaire transistoren en MOS-transistoren, en passieve inrichtingen, zoals inductoren, 25 door de weerstand van het substraat te differentiëren.
1010905

Claims (23)

  1. 2. Inductorinrichting volgens conclusie 1, met het kenmerk, dat de sleuven in een zodanig structuur zijn aange- I bracht dat de afstand tussen de sleuven kleiner is dan de lengte van de sleuven. I 30 3. Inductorinrichting volgens conclusie 1, met het I kenmerk, dat de sleuven in een zodanige structuur zijn aange- bracht dat de dikte van de sleuven groter is dan de breedte I van de sleuven.
  2. 4. Inductorinrichting volgens conclusie 1, met het I 35 kenmerk, dat wanden tussen de sleuven de structuur van een I isolerende laag bezitten.
  3. 5. Inductorinrichting volgens conclusie 1, met het kenmerk, dat de sleuven in een zodanige structuur zijn aangebracht dat de lengte van de sleuven groter is dan de breedte van de sleuven die zich onder de metaallijn van de inductor bevinden, en dat de lengte groter is dan de planaire 5 lengte van de inductor die samengesteld is uit de eerste en tweede metaallijnen op de sleuven.
  4. 6. Inductorinrichting volgens conclusie 1, met het kenmerk, dat de sleuven onder de metaallijn van de inductor een cirkelvorm bezitten of een vorm waarbij de lengte en de 10 breedte van de sleuven overeenkomstig is.
  5. 7. Inductorinrichting volgens conclusie 1, met het kenmerk, dat de sleuven een zodanige structuur bezitten dat de metaallijn van de inductor de sleuven die zich onder de metaallijn van de inductor bevinden kruist.
  6. 8. Inductorinrichting volgens conclusie 1, met het kenmerk, dat de sleuven een zodanige structuur hebben dat de zich onder de metaallijn van de inductor bevindende sleuven een rechthoekige vorm bezitten.
  7. 9. Inductorinrichting volgens één van de conclusies 20 1 tot 8, met het kenmerk dat het sleuvensubstraat waarop de sleuven zijn gevormd wordt gebruikt voor verbindingsvlakken en hoog-frequente signaalverbindingslijnen in geïntegreerde schakelingen.
  8. 10. Inductorinrichting volgens conclusie 1, met het 25 kenmerk, dat de tweede metaallijn een spiraalstructuur bezit.
  9. 11. Inductorinrichting volgens conclusie 1, met het kenmerk, dat de metaallijn uit meer dan drie lagen is samengesteld .
  10. 12. Vervaardigingswerkwij ze van een inductor op een 30 silicumsubstraat, gekenmerkt door: het vormen van een eerste isolatielaag op het siliciumsubstraat en het vervolgens vormen van een sleuvensubstraat met twee of meer sleuven door het etsen van geselecteerde gedeelten in het siliciumsubstraat met gebruikma-35 king van een masker, en het vervolgens verwijderen van de eerste isolerende laag zodat het sleuvensubstraat wordt blootgelegd; het vormen van een tweede isolerende laag door het toepassen van een oxidatieproces op het sleuvensubstraat; 40 het aanbrengen van niet-gedoteerd polykristallijn Η Η silicium op de gehele structuur van het sleuvensubstraat, en H het vervolgens polijsten van het polykristallijne silicium H tot het oppervlak van de tweede isolerende laag door de H chemische en mechanische polijstwerkwijze; H 5 het achtereenvolgens aanbrengen van een derde H isolerende laag en een metaallaag op het sleuvensubstraat H waar het polykristallijne silicium is opgevuld, en het H vervolgens vormen van een eerste metaallijn door middel van H een etswerkwijze met gebruikmaking van een masker; en 10 het aanbrengen van een vierde isolerende laag op de H eerste metaallijn, het vormen van doorverbindingsgaten door middel van een etsproces met gebruikmaking van een masker op H geselecteerde gebieden van de vierde isolatielaag, het H aanbrengen van een metaallaag, en het vervolgens vormen van 15 de tweede metaallijn door middel van een etsproces met gebruikmaking van een masker.
  11. 13. Vervaardigingswerkwijze volgens conclusie 12, met het kenmerk, dat de sleuven in een zodanige structuur worden aangebracht dat de afstand tussen de sleuven kleiner 20 is dan de lengte van de sleuven.
  12. 14. Vervaardigingswerkwijze volgens conclusie 12, met het kenmerk, dat de sleuven zodanig worden aangebracht dat de diepte van de sleuven groter is dan de breedte van de sleuven. I 25 15. Vervaardigingswerkwijze volgens conclusie 12, met het kenmerk, dat alle siliciumwanden tussen de sleuven door middel van een oxidatieproces tot een isolerende laag I worden gevormd.
  13. 16. Vervaardigingswerkwijze volgens conclusie 12, I 30 met het kenmerk, dat de sleuven in een zodanige structuur I worden aangebracht dat de lengte van de sleuven groter is dan I de breedte van de sleuven die zich onder de metaallijn van de H inductor bevinden, en dat die lengte groter is dan de planai- I re lengte van de inductor die samengesteld is uit de eerste H 35 en tweede metaallijnen op de sleuven.
  14. 17. Vervaardigingswerkwijze volgens conclusie 12, I met het kenmerk, dat de sleuven die zich onder de metaallijn I van de inductor bevinden in cirkelvorm bezitten of een vorm I waarbij de lengte en de breedte van de sleuven overeenkomstig 40 is.
  15. 18. Vervaardigingswerkwijze volgens conclusie 12, met het kenmerk, dat de sleuven een zodanige structuur bezitten dat de metaallijn van de inductor de zich onder de metaallijn van de inductor bevindende sleuven kruist.
  16. 19. Vervaardigingswerkwijze volgens conclusie 12, met het kenmerk, dat de sleuven een zodanige structuur bezitten dat de zich onder de metaallijn van de inductor bevindende sleuven een rechthoekige vorm bezitten.
  17. 20. Vervaardigingswerkwijze volgens conclusies 12 10 tot 19 met het kenmerk, dat het sleuvensubstraat waarop de sleuven zijn gevormd gebruikt wordt voor verbindingsvlakken en hoog-frequente signaalverbindingslijnen in geïntegreerde schakelingen.
  18. 21. Vervaardigingswerkwijze volgens conclusie 12, 15 met het kenmerk, dat de tweede metaallijn een spiraal structuur bezit.
  19. 22. Vervaardigingswerkwijze volgens conclusie 12, met het kenmerk dat de metaallijn uit meer dan drie lagen is samengesteld.
  20. 23. Vervaardigingswerkwijze volgens conclusie 12, met het kenmerk, dat de tweede en vierde isolatielaag maximaal 0,5 tot 2 μπι worden geoxideerd.
  21. 24. Vervaardigingswerkwijze volgens conclusie 12, met het kenmerk, dat de derde isolatielaag maximaal 0,2 tot 1 25 μπι wordt geoxideerd.
  22. 25. Vervaardigingswerkwijze volgens conclusie 12, met het kenmerk, dat de eerste metaallijn maximaal 0,5 tot 1 μπι wordt aangebracht.
  23. 26. Vervaardigingswerkwijze volgens conclusie 12, 30 met het kenmerk, dat de tweede metaallijn maximaal 0,5 tot 5 μπι wordt aangebracht.
NL1010905A 1997-12-27 1998-12-24 Inductorinrichting op een siliciumsubstraat en werkwijze voor het vervaardigen daarvan. NL1010905C2 (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970075366A KR19990055422A (ko) 1997-12-27 1997-12-27 실리콘 기판에서의 인덕터 장치 및 그 제조 방법
KR19970075366 1997-12-27

Publications (2)

Publication Number Publication Date
NL1010905A1 NL1010905A1 (nl) 1999-06-29
NL1010905C2 true NL1010905C2 (nl) 2004-05-03

Family

ID=19528980

Family Applications (1)

Application Number Title Priority Date Filing Date
NL1010905A NL1010905C2 (nl) 1997-12-27 1998-12-24 Inductorinrichting op een siliciumsubstraat en werkwijze voor het vervaardigen daarvan.

Country Status (4)

Country Link
US (1) US6093599A (nl)
JP (1) JPH11233727A (nl)
KR (1) KR19990055422A (nl)
NL (1) NL1010905C2 (nl)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3214441B2 (ja) * 1998-04-10 2001-10-02 日本電気株式会社 半導体装置及びその製造方法
DE19944306B4 (de) * 1999-09-15 2005-05-19 Infineon Technologies Ag Integrierte Halbleiterschaltung mit integrierter Spule und Verfahren zu deren Herstellung
DE19959725B4 (de) * 1999-12-10 2007-06-06 Infineon Technologies Ag Integrierte elektronische Schaltung mit wenigstens einer Induktivität und Verfahren zu ihrer Herstellung
JP4969715B2 (ja) * 2000-06-06 2012-07-04 ルネサスエレクトロニクス株式会社 半導体装置
FR2810451A1 (fr) * 2000-06-20 2001-12-21 Koninkl Philips Electronics Nv Circuit integre incluant un element inductif de facteur de qualite eleve et presentant une grande compacite
KR20020014225A (ko) * 2000-08-17 2002-02-25 박종섭 미세 인덕터와 중첩되는 트렌치 내에 절연막을 구비하는집적 소자 및 그 제조 방법
DE10041691A1 (de) * 2000-08-24 2002-03-14 Infineon Technologies Ag Halbleiteranordnung
JP2002110908A (ja) 2000-09-28 2002-04-12 Toshiba Corp スパイラルインダクタおよびこれを備える半導体集積回路装置の製造方法
DE60035595D1 (de) * 2000-10-06 2007-08-30 St Microelectronics Srl Auf einem Halbleitersubstrat integrierte induktive Struktur
US20020158305A1 (en) * 2001-01-05 2002-10-31 Sidharth Dalmia Organic substrate having integrated passive components
KR100394875B1 (ko) * 2001-02-22 2003-08-19 주식회사 나노위즈 집적 3차원 솔레노이드 인덕터 및 그 제조 방법
US7148553B1 (en) * 2001-08-01 2006-12-12 Davies Robert B Semiconductor device with inductive component and method of making
JP3822092B2 (ja) * 2001-10-30 2006-09-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
AU2002342925A1 (en) * 2001-12-13 2003-07-09 Austriamicrosystems Ag Silicon substrate having an insulating layer with partial regions and a corresponding assembly
KR100434699B1 (ko) * 2001-12-13 2004-06-07 주식회사 하이닉스반도체 반도체 소자의 유도체 형성방법
US6859470B2 (en) 2002-02-27 2005-02-22 Jds Uniphase Corporation Air trench that limits thermal coupling between laser and laser driver
US6647039B2 (en) 2002-02-27 2003-11-11 Jds Uniphase Corporation Reconfigurable laser header
US6486017B1 (en) 2002-06-04 2002-11-26 Chartered Semiconductor Manufacturing Ltd. Method of reducing substrate coupling for chip inductors by creation of dielectric islands by selective EPI deposition
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US6987307B2 (en) * 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
US7489914B2 (en) * 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
KR101044389B1 (ko) * 2004-07-23 2011-06-29 매그나칩 반도체 유한회사 반도체 소자의 인덕터 형성방법
JP2006173145A (ja) * 2004-12-10 2006-06-29 Sharp Corp インダクタ、共振回路、半導体集積回路、発振器、通信装置
US7439840B2 (en) 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US7808434B2 (en) 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US7989895B2 (en) * 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
KR100821618B1 (ko) * 2007-05-08 2008-04-16 한국과학기술원 반도체 집적 회로에서 형성되는 인덕터
US7927990B2 (en) * 2007-06-29 2011-04-19 Sandisk Corporation Forming complimentary metal features using conformal insulator layer
KR100883036B1 (ko) 2007-07-25 2009-02-09 주식회사 동부하이텍 반도체 소자용 인덕터 및 그 제조 방법
US7998852B2 (en) * 2008-12-04 2011-08-16 Freescale Semiconductor, Inc. Methods for forming an RF device with trench under bond pad feature
US10461152B2 (en) 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
US10833153B2 (en) 2017-09-13 2020-11-10 Globalfoundries Inc. Switch with local silicon on insulator (SOI) and deep trench isolation
US10446643B2 (en) 2018-01-22 2019-10-15 Globalfoundries Inc. Sealed cavity structures with a planar surface
US11410872B2 (en) 2018-11-30 2022-08-09 Globalfoundries U.S. Inc. Oxidized cavity structures within and under semiconductor devices
US10923577B2 (en) 2019-01-07 2021-02-16 Globalfoundries U.S. Inc. Cavity structures under shallow trench isolation regions
US11127816B2 (en) 2020-02-14 2021-09-21 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with one or more sealed airgap

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0782190A2 (en) * 1995-12-27 1997-07-02 Nec Corporation Semiconductor device comprising an inductor element
WO1997045873A1 (en) * 1996-05-31 1997-12-04 Telefonaktiebolaget Lm Ericsson Conductors for integrated circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227659A (en) * 1990-06-08 1993-07-13 Trustees Of Boston University Integrated circuit inductor
US5336921A (en) * 1992-01-27 1994-08-09 Motorola, Inc. Vertical trench inductor
US5572040A (en) * 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
US5541442A (en) * 1994-08-31 1996-07-30 International Business Machines Corporation Integrated compact capacitor-resistor/inductor configuration
US5446311A (en) * 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
KR0160542B1 (ko) * 1994-12-15 1999-02-01 정선종 모노리틱 마이크로 웨이브 집적회로용 기판 및 그 제조방법
US5656849A (en) * 1995-09-22 1997-08-12 International Business Machines Corporation Two-level spiral inductor structure having a high inductance to area ratio
US5872043A (en) * 1996-07-25 1999-02-16 Industrial Technology Research Institute Method of planarizing wafers with shallow trench isolation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0782190A2 (en) * 1995-12-27 1997-07-02 Nec Corporation Semiconductor device comprising an inductor element
WO1997045873A1 (en) * 1996-05-31 1997-12-04 Telefonaktiebolaget Lm Ericsson Conductors for integrated circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KIHONG K ET AL: "CHARACTERISTICS OF AN INTEGRATED SPIRAL INDUCTOR WITH AN UNDERLYING N-WELL", IEEE TRANSACTIONS ON ELECTRON DEVICES, IEEE INC. NEW YORK, US, vol. 44, no. 9, 1 September 1997 (1997-09-01), pages 1565 - 1567, XP000697669, ISSN: 0018-9383 *

Also Published As

Publication number Publication date
JPH11233727A (ja) 1999-08-27
NL1010905A1 (nl) 1999-06-29
US6093599A (en) 2000-07-25
KR19990055422A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
NL1010905C2 (nl) Inductorinrichting op een siliciumsubstraat en werkwijze voor het vervaardigen daarvan.
US4153988A (en) High performance integrated circuit semiconductor package and method of making
US7282419B2 (en) Thin-film capacitor device, mounting module for the same, and method for fabricating the same
US5915188A (en) Integrated inductor and capacitor on a substrate and method for fabricating same
US20070217122A1 (en) Capacitor
US6285069B1 (en) Semiconductor device having improved parasitic capacitance and mechanical strength
CN1187033A (zh) 金属间电容器及其制造方法
KR100526867B1 (ko) 커패시터 및 그의 제조방법
JP2001203329A (ja) 半導体装置およびその製造方法
EP1128435A2 (en) Microwave electric elements using porous silicon dioxide layer and forming method of same
JPH01308036A (ja) ボンデイングパッド及びその製造方法
KR101128726B1 (ko) 가변형 mim 커패시터 제조방법
KR20060077654A (ko) 엠보싱형 커패시터의 제조 방법
KR100475730B1 (ko) 가변용량커패시터및그제조방법
KR100379900B1 (ko) 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법
JPH0812929B2 (ja) マイクロ波集積回路の製造方法
TWI237344B (en) Structure and manufacturing method of a trench-type metal/insulator/metal (MIM) capacitor
KR100529613B1 (ko) 반도체 소자 및 이의 제조 방법
CN113921712A (zh) 版图结构、半导体器件结构及其制造方法
KR200263538Y1 (ko) 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용소자
KR20020018606A (ko) 테이퍼된 랜딩을 갖는 구조 및 그 제조 방법
JP2005203493A (ja) 高周波受動素子
KR20020031491A (ko) 더미패턴을 이용한 더미 커패시터 및 그 형성방법
KR19990003548A (ko) 반도체 소자의 캐퍼시터 제조방법
JPH06196669A (ja) マスタスライス型半導体集積回路装置及びその製造方法

Legal Events

Date Code Title Description
AD1A A request for search or an international type search has been filed
RD2N Patents in respect of which a decision has been taken or a report has been made (novelty report)

Effective date: 20031230

PD2B A search report has been drawn up
MM Lapsed because of non-payment of the annual fee

Effective date: 20180101