KR19990003548A - 반도체 소자의 캐퍼시터 제조방법 - Google Patents
반도체 소자의 캐퍼시터 제조방법 Download PDFInfo
- Publication number
- KR19990003548A KR19990003548A KR1019970027429A KR19970027429A KR19990003548A KR 19990003548 A KR19990003548 A KR 19990003548A KR 1019970027429 A KR1019970027429 A KR 1019970027429A KR 19970027429 A KR19970027429 A KR 19970027429A KR 19990003548 A KR19990003548 A KR 19990003548A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- capacitor
- etching
- depositing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 고용량 캐퍼시터를 제조하기 위한 반도체 소자의 캐퍼시터 제조 방법에 관한 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 트랜지스터와 캐퍼시터를 구비하는 반도체 소자를 제조함에 있어서, 상기 트랜지스터의 접합 영역과 게이트 전극을 포함하고, 전체 구조 상에 층간 절연막이 기형성된 반도체 기판을 제공하는 단계, 전체 구조 상에 식각 완충을 위한 제 1 폴리실리콘막과 제 1 절연막을 증착하는 단계, 소정의 상기 접합 영역 상에 캐퍼시터의 스토리지 전극을 형성하기 위한 콘택홀을 형성하는 단계, 전체 구조 상에 스페이서 절연막을 증착한 다음 전면성 식각하여, 상기 콘택홀의 내측벽에 스페이서를 형성하는 단계, 전체 구조 상에 제 2폴리실리콘막과 제 2 절연막을 증착하는 단계, 상기 제 2 절연막과 제 2 폴리실리콘막을 차례로 패턴 식각하여, 상부에 제 2 절연막이 남아 있는 제 1 스토리지 전극을 형성하는 단계, 전체 구조 상에 제 3 폴리실리콘막을 형성하는 단계, 상기 제 3 폴리실리콘막을 전면성 식각하여 상기 제 1 스토리지 전극 측면에 스페이서형태의 제 2 스토리지 전극을 형성하는 단계, 식각 공정에 의하여, 상기 제 1 스토리지 전극 상에 남아 있는 제 2 절연막과 상기 스토리지 전극 하부에 형성된 상기 제 1 절연막을 제거함으로써, 상기 폴리실리콘막 패턴과 폴리 스페이서의 밑면이 노출되도록하여 상기 제 1 및 제 2 스토리지 전극으로 구성된 상기 캐퍼시터의 스토리지 전극을 완성하는 단계, 상기 전체 구조 상에 유전막을 증착하는 단계, 및 상기 유전막 상에 제 3 폴리실리콘막을 증착한 다음, 사진 식각 공정을 통하여 상기 제 1 폴리실리콘막까지 식각함으로써, 상기 캐퍼시터의 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 고용량 캐퍼시터를 제조하기 위한 반도체 소자의 캐퍼시터 제조 방법에 관한 것이다.
일반적으로, 현재 널리 사용되는 DRAM 소자는 스위치 역할을 하는 트랜지스터와 실제로 정보를 저장하는 캐피시터로 구성된다. 최근 DRAM 소자가 고집적화됨에 따라 각 구성 요소의 크기가 축소되고 있고 이에 따라 캐퍼시터가 형성되는 영역도 축소되고 있다. 따라서, DRAM 소자의 동작에 신뢰성을 주면서 같은 크기의 DRAM 소자에 대해 보다 큰 캐퍼시터를 갖는 DRAM 소자의 제조 방법이 요구된다.
도 1은 종래의 실린더(Cylinder)형 구조의 캐퍼시터를 갖는 반도체 DRAM 소자를 나타내는 단면도로, 게이트 전극과 비트라인(도시하지 않음)이 형성된 반도체 기판의 소오스 영역 상에 실린더형 캐퍼시터가 형성되어 있다. 도 1을 간략하게 살펴보면, 소자 분리막(101)이 형성된 반도체 기판(100) 상에 게이트 산화막(103)과 사이드월 스페이서(102)를 갖는 게이트 전극(104)이 형성되어 있으며, 게이트 전극상에 층간 절연막(106)과 평탄화 절연막(107)이 형성되어 있다. 또한, 게이트 전극에 인접하여 형성된 소오스 영역(105) 상에 폴리 스페이서를 포함한 스토리지 전극(109), 유전막(110) 및 플레이트 전극(111)이 차례로 적층된 캐퍼시터가 형성되어 있다. 따라서, 이와 같은 실린더 형태의 캐퍼시터는 종래에 비해 폴리 스페이서가 더 형성되어 있어 캐퍼시터 용량을 증가시킨다.
그러나, 반도체 DRAM 소자의 고집적화에 따라 캐퍼시터가 차지하는 면적은 한정되어 있고, 이 한정된 면적 내에서 표면적을 보다 증가시켜 반도체 소자의 캐퍼시터 용량을 증대시킬 수 있는 반도체 DRAM 소자의 캐퍼시터 제조 방법이 요구된다.
본 발명은, 반도체 DRAM 소자의 크기는 증가시키지 않으면서 정보 저장 능력(Charge storge capacity)은 종래에 비해 향상시킬 수 있는 반도체 소자의 캐퍼시터 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 실린더 형태의 캐퍼시터를 갖는 반도체 DRAM 소자를 나타내는 단면도.
도 2a 및 도 2d는 본 발명의 일실시예에 따른 실린더 형태의 캐퍼시터를 갖는 반도체 DRAM 소자의 캐퍼시터 제조 공정을 나타내는 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
100, 200 : 반도체 기판 101, 201 : 소자 분리막
102, 202 : 사이드월 스페이서 103, 203 : 게이트 산화막
104, 204 : 게이트 전극 105, 205 : 소오스 영역
106, 206, 209, 212 : 절연막 107, 207 : 평탄화 절연막
108, 210 : 스페이서 109, S : 스토리지 전극
110, 214 : 유전막 111, 215 : 플레이트 전극
208, 211, 213 : 폴리실리콘막
상기 목적을 달성하기 위하여, 본 발명에 따른 트랜지스터와 캐퍼시터를 구비하는 반도체 소자를 제조함에 있어서, 상기 트랜지스터의 접합 영역과 게이트전극을 포함하고, 전체 구조 상에 층간 절연막이 기형성된 반도체 기판을 제공하는 단계, 전체 구조 상에 식각 완충을 위한 제 1 폴리실리콘막과 제 1 절연막을 증착하는 단계, 소정의 상기 접합 영역 상에 캐퍼시터의 스토리지 전극을 형성하기 위한 콘택홀을 형성하는 단계, 전체 구조 상에 스페이서 절연막을 증착한 다음 전면성 식각하여, 상기 콘택홀의 내측벽에 스페이서를 형성하는 단계, 전체 구조 상에 제 2 폴리실리콘막과 제 2 절연막을 증착하는 단계, 상기 제 2 절연막과 제 2 폴리실리콘막을 차례로 식각하여, 상부에 제 2 절연막이 남아 있는 제 1 스토리지 전극을 형성하는 단계, 전체 구조 상에 제 3 폴리실리콘막을 형성하는 단계, 상기 제 3 폴리실리콘막을 전면성 식각하여 상기 제 1 스토리지 전극 측면에 스페이서 형태의 제 2 스토리지 전극을 형성하는 단계, 식각 공정에 의하여, 상기 제 1 스토리지 전극 상에 남아 있는 제 2 절연막과 상기 스토리지 전극 하부에 형성된 상기 제 1 절연막을 제거함으로써, 상기 폴리실리콘막 패턴과 폴리 스페이서의 밑면이 노출되도록하여 상기 제 1 및 제 2 스토리지 전극으로 구성된 상기캐퍼시터의 스토리지 전극을 완성하는 단계, 상기 전체 구조 상에 유전막을 증착하는 단계, 및 상기 유전막 상에 제 3 폴리실리콘막을 증착한 다음, 사진 식각 공정을 통하여 상기 제 1 폴리실리콘막까지 식각함으로써, 상기 캐퍼시터의 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
[실시예]
이하, 도면을 참조로하여 본 발명의 실시예를 설명하기로 한다.
도 2a 및 도 2d는 본 발명의 실시예에 따른 반도체 DRAM 소자의 실린더 형태의 고용량 캐퍼시터 제조 공정을 나타내는 단면도이다. 먼저, 소자 분리막(201)으로 분리된 반도체 기판(200) 상에 사이드월 스페이서(202)를 갖는 트랜지스터의 게이트 산화막(203)과 게이트 전극(204), 소오스(205) 및 드레인 영역(도시하지 않음)이 기형성되고, 드레인 영역 상에 비트라인(도시하지 않음)과 전체 구조에 층간 절연막(206)과 평탄화 절연닥(207)이 기형성된 전체 구조 상에, 식각 완충용 제 1 폴리실리콘막(208)과 층간 절연막(209)을 증착한다. 여기서, 종래 기술과 다르게 식각 완충용 제 1 폴리실리콘막을 추가하는 이유는 후속 공정에서 제 1 스토리지 전극을 형성한 후 상부의 코아 산화막을 제거할 때, 주변 지역의 층간산화막도 함께 식각되어 그 하부의 비트라인을 포함한 전도성 물질과 다음에 형성될 캐퍼시터의 플레이트 전극과 전기적인 단락을 일으킬 가능성이 있다. 따라서, 식각 선택비가 좋은 폴리실리콘막을 사용하여 식각시 완충 역할을 하게 한다. 이어서, 도 2A와 같이 사진 식각 공정을 통하여 소오스 영역(205)상에 캐퍼시터의 스토리지 전극을 형성하기 위한 콘택홀을 형성한 다음, 전체 구조 상에 스페이서 절연막을 증착하고 전면성 식각하여 콘택홀 내측면에 스페이서(210)를 형성한다. 계속해서, 제 2 폴리실리콘막과 코아 절연막(212)을 증착한 후 사진 식각 공정을 통하여 제 1 스토리지 전극(211) 패턴을 형성한다. 그런 다음, 전체 구조 상에제 3 폴리실콘막을 증착하고 전면성 식각함으로써, 도 2B와 같이 제 1 스토리지전극 측면에 폴리 스페이서(213)를 형성한다. 이어서, 남아 있는 상기 코아 절연막(212)과 층간 절연막(209)을 제거함으르써, 도 2C와 같이 캐퍼시터의 스토리지 전극(S)을 완성한다. 이와 같이, 제 1 스트리지 전극과 폴리스페이서의 밑면이 노출됨으로써, 캐퍼시터의 면적이 늘어나서 용량이 증가하게 된다. 이어서, 유전막(214)과 플레이트 전극(215)을 형성함으로써 도 2D에 도시된 바와 같이 반도체DRAM 소자의 캐퍼시터를 제조한다.
또한, 후속 공정에서 상기 플레이트 건극의 금속 배선을 형성시, 상기 플레이트전극을 통하여 상기 제 1 폴리실리콘막(200)의 소정 부분까지 콘택홀을 형성하여 금속 배선을 형성함으로써, 상기 플레이트 전극과 제 1 폴리실리콘막이 전기적으로 연결되도록 상기 플레이트 전극의 금속 배선을 형성한다.
이상에서 설명한 바와 같이, 종래와는 달리 절연막과 접해 있던 반도체 소자의 캐퍼시터의 스토리지 전극의 밑면을 노출시켜 캐퍼시터로 사용함으로써, 캐퍼시터를 이루는 스토리지 전극의 실질적인 표면적을 증가시켜 카퍼시터의 용량을 증대시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 멎 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (2)
- 트랜지스터와 캐퍼시터를 구비하는 반도체 소자를 제조하는 방법으로서, 상기 트랜지스터의 접합 영역과 게이트 전극을 포함하고, 전체 구조 상에 층간 절연막이 기형성된 반도체 기판을 제공하는 단계, 전체 구조 상에 식각 완충을 위한 제 1 폴리실리콘막과 제 1 절안막을 증착하는 단계, 소정의 상기 접합 영역 상에 캐퍼시터의 스토리지 전극을 형성하기 위한 콘택홀을 형성하는 단계, 전체 구조 상에 스페이서 절연막을 증착한 다음 전면성 식각하여, 상기 콘택홀의 내측벽에 스페이서를 형성하는 단계, 전체 구조 상에 제 2 폴리실리콘막과 세 2 절연막을 증착하는 단계, 상기 제 2 절연막과 제 2 폴리실리콘막을 차례로 패턴 식각하여, 상부에 제 2 절연막이 남아 있는 제 1 스토리지 전극을 형성하는 단계, 전체 구조 상에 제 3 폴리실리콘막을 형성하는 단계, 상기 제 3 폴리실리콘막을 전면성 식각하여 상기 제 1 스토리지 전극 측면에 스페이서 형태의 제 2 스토리지 전극을 형성하는 단계, 식각 공정에 의하여, 상기 제 1 스토리지 전극 상에 남아 있는 제 2 절연막과 상기 스토리지 전극 하부에 형성된 상기 제 1 절연막을 제거함으로써, 상기 폴리실리콘막 패턴과 폴리 스페이서의 밑면이 노출되도록하여 상기 제 1 및 제 2 스토리지 전극으로 구성된 상기 캐퍼시터의 스토리지 전극을 완성하는 단계, 상기 전체 구조 상에 유전막을 증착하는 단계, 및 상기 유전막 상에 제 3 폴리실리콘막을 증착한 다음, 사진 식각 공정을 통하여 상기 제 1 폴리실리콘막까지 식각함으로서, 상기 캐퍼시터의 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 제조 방법.
- 제 1항에 있어서, 상기 플레이트 전극을 형성한 다음 후속 공정에서 상기플레이트 전극의 금속 배선을 형성시, 상기 플레이트 전극인 제 3 폴리실리콘막을 통하여 상기 제 1 폴리실리콘막의 소정 부분까지 콘택홀을 형성하여 금속 배선을 형성함으로써, 상기 플레이트 전극과 세 1 폴리실리콘막이 전기적으로 연결되도록 상기 플레이트 전극의 금속 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027429A KR19990003548A (ko) | 1997-06-25 | 1997-06-25 | 반도체 소자의 캐퍼시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027429A KR19990003548A (ko) | 1997-06-25 | 1997-06-25 | 반도체 소자의 캐퍼시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990003548A true KR19990003548A (ko) | 1999-01-15 |
Family
ID=65987132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970027429A KR19990003548A (ko) | 1997-06-25 | 1997-06-25 | 반도체 소자의 캐퍼시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990003548A (ko) |
-
1997
- 1997-06-25 KR KR1019970027429A patent/KR19990003548A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000188383A (ja) | 半導体装置およびその製造方法、半導体集積回路およびその製造方法 | |
| US6001682A (en) | Method of fabricating cylinder capacitors | |
| KR100705257B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US6432771B1 (en) | DRAM and MOS transistor manufacturing | |
| KR19990003548A (ko) | 반도체 소자의 캐퍼시터 제조방법 | |
| KR20040007155A (ko) | Ｍｉｍ 구조의 커패시터 제조방법 | |
| KR100364818B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100319637B1 (ko) | 메모리셀 커패시터 제조방법 | |
| KR19990005450A (ko) | 반도체 메모리 장치 제조 방법 | |
| KR100368976B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR960013636B1 (ko) | 반도체 기억장치의 전하보존전극 제조방법 | |
| KR100910006B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR100699685B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100190304B1 (ko) | 반도체 메모리소자 제조방법 | |
| KR20060000485A (ko) | 반도체 캐패시터의 스토리지 노드 전극 형성방법 | |
| KR100328704B1 (ko) | 디램셀제조방법 | |
| KR20040009790A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR960013644B1 (ko) | 캐패시터 제조방법 | |
| KR0140476B1 (ko) | 반도체 소자의 저장전극 제조방법 | |
| KR100881738B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100637688B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR19990003545A (ko) | 반도체 소자의 캐퍼시터 제조방법 | |
| KR970000976B1 (ko) | 스택 캐패시터 제조방법 | |
| KR20000013837A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20020085578A (ko) | Ｍｉｍ형 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |