MX2008015669A - Sustrato de circuito. - Google Patents

Sustrato de circuito.

Info

Publication number
MX2008015669A
MX2008015669A MX2008015669A MX2008015669A MX2008015669A MX 2008015669 A MX2008015669 A MX 2008015669A MX 2008015669 A MX2008015669 A MX 2008015669A MX 2008015669 A MX2008015669 A MX 2008015669A MX 2008015669 A MX2008015669 A MX 2008015669A
Authority
MX
Mexico
Prior art keywords
layer
circuit substrate
glass
further characterized
dielectric
Prior art date
Application number
MX2008015669A
Other languages
English (en)
Inventor
Bernd Haegele
Original Assignee
Mikroelektronik Ges Mit Beschr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mikroelektronik Ges Mit Beschr filed Critical Mikroelektronik Ges Mit Beschr
Publication of MX2008015669A publication Critical patent/MX2008015669A/es

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02—Feeding of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/18—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1366—Spraying coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Coating By Spraying Or Casting (AREA)

Abstract

Sustrato de circuito que tiene una capa metálica de sustrato, por lo menos algunas porciones de la cual están cubiertas por una capa dieléctrica, la última teniendo una pluralidad de poros, los poros estando obturados sobre el lado opuesto de la capa dieléctrica a la capa de sustrato.

Description

SUSTRATO DE CIRCUITO MEMORIA DESCRIPTIVA La presente invención se refiere a un sustrato de circuito con una capa metálica de sustrato, sobre la cual está dispuesta una capa dieléctrica por porciones por lo menos, la capa dieléctrica teniendo una pluralidad de poros. Se emplean tales sustratos de circuito sobre todo en el campo de la electrónica de la conducción, en particular en el campo de aplicaciones a altas temperaturas, como en el compartimiento de motor de vehículos. El funcionamiento de todo circuito eléctrico o electrónico está relacionado con la formación de calor de desecho, el cual, para evitar una disminución del funcionamiento o una destrucción del circuito, se debe eliminar tan rápidamente como sea posible. En particular la electrónica de la conducción se destaca en el campo por una muy grande cantidad de calor de desecho. Se complica además, en aplicaciones a altas temperaturas, la temperatura ambiental relativamente alta superior a 100°C (por ejemplo de aproximadamente 150°C en ciertas porciones del compartimiento del motor de vehículos). Para lograr una desviación lo más rápida posible del calor del desecho, se ponen los circuitos eléctricos o electrónicos en sustratos de circuito, cuyo material metálico de sustrato puede servir de disipador de calor para el circuito.
La capa de material dieléctrico, la cual está constituida la mayoría de las veces mucho más delgada que la del material metálico, sirve sobre todo para aislar eléctricamente los conductores impresos individuales, los cuales están dispuestos sobre la capa de material dieléctrico, del material metálico de sustrato. Al mismo tiempo, se puede seleccionar el material dieléctrico, el cual se caracteriza por una muy baja resistencia de transmisión de calor, de manera que se pueda eliminar el calor de desecho de los componentes eléctricos o electrónicos, los cuales están dispuestos sobre la capa de material dieléctrico, tan rápidamente como sea posible a través del elemento metálico de sustrato. La capa dieléctrica puede tener de acuerdo con su fabricación una pluralidad de poros. Por diferentes razones puede ser necesario obturar estos poros con un material obturador. La presencia de poros disminuye por ejemplo la posibilidad de aislamiento eléctrico de la capa de material dieléctrico, lo cual puede ser problemático en particular en un medio ambiente húmedo de trabajo. Por la penetración de humedad en los poros, se pueden provocar cortos circuitos eléctricos entre los conductores y el material eléctrico de sustrato. De acuerdo con métodos de fabricación, se presenta el problema de la formación de poros de manera diferentemente masiva. En particular los métodos de fabricación, mediante los cuales se aplica la capa de material dieléctrico en un procedimiento térmico de proyección sobre el material metálico de sustrato, están expuestos al problema de la formación de poros.
Tales procedimientos están descritos por ejemplo en los documentos GB 990 023, GB 1 461 031 y EP 115 412 A2. Aunque el procedimiento térmico de proyección es en sí muy adecuado para la aplicación del material dieléctrico sobre el material metálico de sustrato, se presenta sin embargo el problema de que la capa proyectada de material dieléctrico tiene una pluralidad de poros, lo cual puede disminuir considerablemente la posibilidad de aislamiento eléctrico de la capa de material dieléctrico. Es particularmente problemática la presencia de poros en un medio ambiente húmedo. Por ejemplo el documento EP 48 992 A2 describe un procedimiento, mediante el cual se aplica, después de la proyección térmica de la capa de material dieléctrica, una resina para obturar los poros sobre la capa de material dieléctrico. Del documento DE 195 29 627 C1 resulta así mismo la obturación de los poros mediante la aplicación de una resina epóxica. Está descrita además la obturación de poros mediante un esmalte cerámico que se funde en el intervalo de temperaturas entre 600°C y 800°C. El empleo de resinas es desventajoso, en el sentido de que se trata de un procedimiento relativamente costoso, ya que se deben fraguar las resinas en forma adecuada (por ejemplo mediante polimerización — véase el documento EP 48 992 A2). En el documento DE 195 29 627 C1 , la aplicación descrita adicionalmente de un esmalte cerámico es desventajosa, en el sentido de que el esmalte cerámico que se funde a las temperaturas indicadas, el cual se origina de la industria de la porcelana, contiene demasiado plomo y ya no se permite aplicar por lo tanto en la mayoría de los países. Además, se ha demostrado que tal esmalte cerámico es a menudo en sí poroso, de manera que la película aplicada sobre la capa del material dieléctrico puede tener incluso agujeros. En este caso, no se ha resuelto en absoluto el problema de la aparición de corto circuitos. Es objetivo de la invención hacer disponible un sustrato de circuito, el cual evite las desventajas indicadas de la técnica anterior. Se logra este objetivo mediante un sustrato de circuito con las características de la reivindicación 1. El empleo dispuesto de acuerdo con la invención de un vidrio como material obturador tiene la ventaja, con respecto al empleo de resinas, de que el vidrio no se fragua en una operación particular. Por ejemplo, se puede disponer que se aplique el vidrio en un procedimiento térmico de proyección. Preferiblemente, esto tiene lugar al mismo tiempo que la proyección térmica de la capa del material dieléctrico (en forma corta: capa dieléctrica). En ambos casos, el fraguado del vidrio tiene lugar automáticamente por enfriamiento. Se puede disponer también que se aplique o imprima (por ejemplo en el procedimiento de serigrafía) el vidrio sobre la capa del material dieléctrico. En este caso, el fraguado puede tener lugar en un horno. Al contrario de la aplicación descrita de acuerdo con la técnica anterior de un esmalte cerámico, el uso de vidrio tiene la ventaja de que éste no debe contener plomo y no tiene además agujeros después de la aplicación misma. Es particularmente ventajoso si se dispone que la superficie del lado orientado opuestamente a la capa de sustrato de la capa dieléctrica esté sustancialmente libre de vidrio. Se puede lograr esto, ya sea retirando el vidrio de la superficie de la capa dieléctrica o en el caso del empleo de un procedimiento térmico de proyección mediante la selección de un parámetro adecuado de procedimiento. Sobre la capa dieléctrica obturada, se pueden aplicar conductores de manera conocida. El sustrato de circuito terminado puede tener componentes eléctricos y/o electrónicos. Para producir los conductores, se puede aplicar una pasta conductora sobre la capa dieléctrica e introducirla a continuación. La aplicación de la pasta puede tener lugar preferiblemente por serigrafía o procedimiento de chorro. Por ejemplo, se puede usar como capa dieléctrica un material cerámico, preferiblemente óxido de aluminio (AI2O3) o nitrito de aluminio (AIN). Por ejemplo, se puede disponer que el vidrio usado conste de trióxido dibismútico, óxido de aluminio, dióxido de silicio o trióxido dibórico o una mezcla de dos o varios de estos componentes. En una posible modalidad ejemplar, se puede disponer que el vidrio usado conste de 55% de trióxido dibismútico, 21% de óxido de aluminio, 14% de dióxido de silito y 10% de trióxido dibórico. Se pueden obtener vidrios adecuados, por ejemplo de Ferro Corporation, 1000 Lakeside Avenue, Cleveland, Ohio 44114-7000, E.U.A. (www.ferro.co). Se puede lograr la obturación deseada de los poros con una cantidad de material obturador (vidrio) de aproximadamente 5% a 30% de la cantidad total de material dieléctrico y material obturador (vidrio). La capa metálica de sustrato puede costar por ejemplo de aluminio o cobre. Si se elige la producción de plasma como procedimiento térmico de proyección, se debe considerar que se elija el material obturador presente en forma de polvo en la mayoría de las veces con un tamaño de partícula y una temperatura de fusión tales que se pueda proyectar el material obturador hasta la temperatura necesaria de proyección, por ejemplo 2100°C, sin combustión sobre el material metálico de sustrato. Por ejemplo, se pueden usar polvos de AI2O3 con tamaños de partícula de 5 µ?? a 60 µ?? (típicamente de 5.6 µ?? o 22.5 µ??) y una temperatura de fusión de 2050°C. En todas las modalidades ejemplares, se dispone preferiblemente que la capa de material metálico de sustrato sirva al mismo tiempo de sustrato mecánicamente (rígido) de todos los componentes del sustrato de circuito. Otras ventajas y particularidades de las modalidades particulares de la invención resultan con la ayuda de las figuras, así como las correspondientes descripciones de las figuras. En las mismas: La figura 1 muestra esquemáticamente un dispositivo para realizar un método de acuerdo con la invención y Las figuras 2a-2c muestran un sustrato de circuito fabricado con el método de acuerdo con la invención, en vista en planta, representación lateral y en una vista detallada. La figura 1 muestra la proyección térmica de una capa 3 del material dieléctrico sobre una capa 2 de material metálico de sustrato de un sustrato de circuito 1. Representado esquemáticamente está un cañón de plasma 13 con un cátodo 14 y un ánodo 15. Las flechas 16 señalan el suministro de gas de plasma. Mediante un encendido de alta frecuencia, se provoca la formación de un arco luminoso entre el cátodo 14 y el ánodo 15, lo cual da lugar a la ionización del gas de plasma. El plasma así formado sale del soplete con altas velocidades (de aproximadamente 300 a 700 m/s) y con temperaturas de aproximadamente 15,000 a 20,000°C. Mediante un aparato de introducción 17, se introduce el material (representado por la flecha 18) a aplicar sobre la capa 2 al haz de plasma, en donde es fundido por éste y se acelera a alta velocidad. El material fundido incide con alta velocidad sobre el sustrato metálico de circuito 2 (haz 19) y se deposita allí como capa 3 de material dieléctrico (en forma corta: capa dieléctrica 3). En una modalidad preferida, se introduce una cantidad del material obturador (vidrio 9) entre el material dieléctrico conjuntamente mediante el dispositivo de introducción 17 al haz de plasma.
La figura 2a muestra en vista en planta a manera de ejemplo un sustrato de circuito 1 , sobre cuya capa 3 de material dieléctrico están montados unos conductores 4 así como unos componentes eléctricos o electrónicos 5. En esta modalidad ejemplar, la capa metálica de sustrato 2 consta de aluminio, la cual antes de la proyección térmica se limpió por medio de la técnica de chorro de arena y se hizo rugoso. De las cuatro esquinas de la capa metálica de sustrato 2 están dispuestas unas perforaciones 8, a través de las cuales se puede atornillar más tarde el sustrato de circuito 1. En la figura 2a se pueden distinguir además una barra de contactos 6 de 24 polos, así como una barra de contactos 7 de nueve polos. En cuanto a los componentes eléctricos o electrónicos 5 representados, se trata de un microcontrolador, un regulador, circuitos conmutadores oscilatorios, transistores de potencia y resistores. Se imprimieron los conductores 4 después de la proyección térmica de la capa dieléctrica 3 y se sinterizaron a continuación a temperaturas entre 400°C y 530°C. Sobre los conductores 4 impresos se aplicó a continuación una capa de pasta de soldar por medio de serigrafía, dentro del cual se montaron luego los componentes eléctricos o electrónicos 5. Se soldaron al mismo tiempo los componentes 5 montados y las barras de contactos 6, 7 sobre el sustrato de circuito . Para lograr una eliminación ideal de calor de desecho de los componentes eléctricos o electrónicos 5, se montaron todos los componentes eléctricos o electrónicos 5 de manera inmediata, es decir sin sustratos intermedios, sobre el sustrato de circuito 1 (sobre su capa dieléctrica 3). En la figura 2b está representada la construcción de capa de un sustrato de circuito 1 de acuerdo con la invención. Esta representación no está desde luego a escala. Por ejemplo el grosor de la capa metálica de sustrato 2 puede ser de 2 a 10 mm (típicamente 1-5 mm), mientras que la capa dieléctrica 3 tiene usualmente un grosor de 30 µ?t? a 70 µ?t?. La figura 2c muestra una figura detallada del sustrato de circuito 1 representado en las figuras 2a y 2b y la porción de la capa dieléctrica 3. Se pueden distinguir en la capa dieléctrica 3 unos poros 20 dispuestos, los cuales están obturados mediante un vidrio 9. Se puede distinguir además que la superficie de la capa dieléctrica 3 está sustancialmente libre de vidrio 9, fuera de la porción de poros 20.

Claims (13)

NOVEDAD DE LA INVENCION REIVINDICACIONES
1. - Un sustrato de circuito con una capa metálica de sustrato, sobre la cual está dispuesta una capa dieléctrica por porciones por lo menos, la capa dieléctrica teniendo una pluralidad de poros, caracterizado porque los poros (20) están obturados con un vidrio (9) por lo menos sobre el lado orientado opuestamente a la capa de sustrato (2) de la capa dieléctrica (3).
2. - El sustrato de circuito de conformidad con la reivindicación 1 , caracterizado además porque la superficie del lado orientado opuestamente a la capa de sustrato (2) de la capa dieléctrica (3) está sustancialmente libre de vidrio (9).
3. - El sustrato de circuito de conformidad con la reivindicación 1 ó 2, caracterizado además porque sobre la capa dieléctrica (3) están dispuestos unos conductores (4, 4').
4. - El sustrato de circuito de conformidad con cualquiera de las reivindicaciones 1 a 3, caracterizado además porque sobre el sustrato de circuito (1) están montados unos componentes eléctricos o electrónicos
5. 5. - El sustrato de circuito de conformidad con cualquiera de las reivindicaciones 1 a 4, caracterizado además porque el material de la capa dieléctrica (3) es un material cerámico, preferiblemente óxido de aluminio (AI2O3) o nitrito de aluminio (AIN).
6.- El sustrato de circuito de conformidad con cualquiera de las reivindicaciones 1 a 5, caracterizado además porque el vidrio usado consta de trióxido dibismútico, óxido de aluminio, dióxido de silicio o trióxido dibórico o una mezcla de dos o varios de estos componentes. 7.- El sustrato de circuito de conformidad con la reivindicación 6, caracterizado además porque el vidrio (9) consta de 55% de trióxido dibismútico, 21% de óxido de aluminio, 14% de dióxido de silito y 10% de trióxido dibórico. 8. - El sustrato de circuito de conformidad con cualquiera de las reivindicaciones 1 a 7, caracterizado además porque la cantidad de vidrio (9) es de aproximadamente 5% a 30% de la cantidad total de material dieléctrico y vidrio (9). 9. - Un método para la fabricación de un sustrato de circuito como el que se reclama en cualquiera de las reivindicaciones 1 a 8, en el cual se aplica una capa de material dieléctrico sobre un sustrato metálico de circuito, caracterizado porque, durante o después de la aplicación de la capa de material dieléctrico, se aplica un vidrio (9) sobre el sustrato de circuito (1). 10. - El método de conformidad con la reivindicación 9, caracterizado además porque se aplica la capa de material dieléctrico en el procedimiento de serigrafía sobre la capa metálica de sustrato (2). 11. - El método de conformidad con cualquiera de las reivindicaciones 9 ó 10, caractenzado además porque se aplica o imprime el vidrio (9) sobre la capa de material dieléctrico. 12.- El método de conformidad con la reivindicación 9, caracterizado además porque se proyecta térmicamente la capa de material dieléctrico, preferiblemente junto con el vidrio (9) sobre la capa metálica de sustrato (2). 13.- El método de conformidad con cualquiera de las reivindicaciones 9 a 12, caracterizado además porque, para la producción de los conductores (4, 4') — preferiblemente en el procedimiento de serigrafía o chorro — se aplica una pasta conductora sobre la capa dieléctrica (3) y a continuación se seca al horno.
MX2008015669A 2006-06-07 2007-05-25 Sustrato de circuito. MX2008015669A (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AT0097306A AT503706B1 (de) 2006-06-07 2006-06-07 Schaltungsträger
PCT/AT2007/000254 WO2007140494A1 (de) 2006-06-07 2007-05-25 Schaltungsträger

Publications (1)

Publication Number Publication Date
MX2008015669A true MX2008015669A (es) 2009-03-25

Family

ID=38606495

Family Applications (1)

Application Number Title Priority Date Filing Date
MX2008015669A MX2008015669A (es) 2006-06-07 2007-05-25 Sustrato de circuito.

Country Status (18)

Country Link
US (1) US8134083B2 (es)
EP (1) EP2025210B1 (es)
KR (1) KR20090026270A (es)
CN (1) CN101461293B (es)
AT (2) AT503706B1 (es)
CA (1) CA2659695C (es)
DK (1) DK2025210T3 (es)
ES (1) ES2382752T3 (es)
HK (1) HK1133989A1 (es)
MX (1) MX2008015669A (es)
MY (1) MY149242A (es)
PL (1) PL2025210T3 (es)
PT (1) PT2025210E (es)
RU (1) RU2454841C2 (es)
SG (1) SG174762A1 (es)
SI (1) SI2025210T1 (es)
TW (1) TW200814880A (es)
WO (1) WO2007140494A1 (es)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMO20060322A1 (it) * 2006-10-12 2008-04-13 Maria Prudenziati Tecnica innovativa per il miglioramento delle caratteristiche dielettriche e di anticorrosione di ricoprimenti ottenuti con tecnologie thermal spray, aps, hvof e analoghe, in particolare di riporti isolanti quali ad es. a1203.
DE102011004171A1 (de) * 2011-02-15 2012-08-16 Brose Fahrzeugteile GmbH & Co. Kommanditgesellschaft, Würzburg Temperierelement und Verfahren zur Befestigung eines Elektrobauteils an dem Temperierelement

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB990023A (en) 1961-03-13 1965-04-22 Ass Elect Ind Improvements relating to printed electrical circults
US3202591A (en) * 1961-11-24 1965-08-24 Electralab Printed Electronics Method of making an electric circuit structure
US3340164A (en) * 1963-12-26 1967-09-05 Sperry Rand Corp Method of copper plating anodized aluminum
GB1461031A (en) 1975-01-07 1977-01-13 Standard Telephones Cables Ltd Thick film circuits
DE3176951D1 (en) 1980-09-30 1989-01-12 Toshiba Kk Printed circuit board and method for fabricating the same
CS219732B1 (en) * 1981-01-21 1983-03-25 Radomir Kuzel Method of making the isolation coatings on the steel products
SU1108962A1 (ru) * 1983-01-06 1995-04-10 В.М. Тюлькин Способ уменьшения дефектности двухслойного диэлектрика в структуре проводник - нитрид кремния - окисел кремния - полупроводник
GB8302216D0 (en) 1983-01-27 1983-03-02 United Kingdom Aromic Energy A Coating for electronic substrate
JPS6028296A (ja) * 1983-07-27 1985-02-13 株式会社日立製作所 セラミツク多層配線回路板
US4544577A (en) * 1984-04-26 1985-10-01 E. F. Johnson Company Process for metallization of dielectric substrate through holes
JPS61571A (ja) * 1984-06-12 1986-01-06 Showa Denko Kk 複合基板の製造方法
US4700276A (en) * 1986-01-03 1987-10-13 Motorola Inc. Ultra high density pad array chip carrier
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
US4797992A (en) * 1987-02-02 1989-01-17 Hercules Defense Electronics Systems Inc. Method of making a thin film integrated microcircuit
DE68912932T2 (de) * 1989-05-12 1994-08-11 Ibm Deutschland Glas-Keramik-Gegenstand und Verfahren zu dessen Herstellung.
RU2083064C1 (ru) * 1992-03-10 1997-06-27 Кемеровский государственный университет Способ изготовления электропроводящих серебряных покрытий
US5686790A (en) * 1993-06-22 1997-11-11 Candescent Technologies Corporation Flat panel device with ceramic backplate
US5740603A (en) * 1995-07-31 1998-04-21 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing low dielectric constant multiple layer ceramic circuit board
DE19529627C1 (de) * 1995-08-11 1997-01-16 Siemens Ag Thermisch leitende, elektrisch isolierende Verbindung und Verfahren zu seiner Herstellung
GB9519888D0 (en) * 1995-09-29 1995-11-29 Atomic Energy Authority Uk Electrically isolating coating layers
TW388043B (en) * 1997-04-15 2000-04-21 Sanyo Electric Co Solid electrolyte capacitor
US6716554B2 (en) * 1999-04-08 2004-04-06 Quallion Llc Battery case, cover, and feedthrough
US6835785B2 (en) * 2002-01-28 2004-12-28 Mitsubishi Gas Chemical Company, Inc. Polyphenylene ether oligomer compound, derivatives thereof and use thereof
RU2254695C1 (ru) * 2003-09-18 2005-06-20 Марийский государственный университет Способ формирования трехмерной толстопленочной схемы
US7569165B2 (en) * 2005-03-09 2009-08-04 E. I. Du Pont De Nemours And Company Black conductive compositions, black electrodes, and methods of forming thereof
US7824579B2 (en) * 2005-06-07 2010-11-02 E. I. Du Pont De Nemours And Company Aluminum thick film composition(s), electrode(s), semiconductor device(s) and methods of making thereof

Also Published As

Publication number Publication date
SI2025210T1 (sl) 2012-06-29
WO2007140494A1 (de) 2007-12-13
ATE546980T1 (de) 2012-03-15
CN101461293A (zh) 2009-06-17
CN101461293B (zh) 2011-12-07
TWI368467B (es) 2012-07-11
RU2008152823A (ru) 2010-07-20
CA2659695A1 (en) 2007-12-13
EP2025210B1 (de) 2012-02-22
US8134083B2 (en) 2012-03-13
CA2659695C (en) 2013-03-12
SG174762A1 (en) 2011-10-28
KR20090026270A (ko) 2009-03-12
PL2025210T3 (pl) 2012-07-31
AT503706B1 (de) 2011-07-15
AT503706A1 (de) 2007-12-15
PT2025210E (pt) 2012-04-13
MY149242A (en) 2013-07-31
US20090205858A1 (en) 2009-08-20
DK2025210T3 (da) 2012-04-30
RU2454841C2 (ru) 2012-06-27
ES2382752T3 (es) 2012-06-13
TW200814880A (en) 2008-03-16
EP2025210A1 (de) 2009-02-18
HK1133989A1 (en) 2010-04-09

Similar Documents

Publication Publication Date Title
EP0364570B1 (en) Metallo-organic film fractional ampere fuses and method of making
US7280028B2 (en) Temperature sensor and method of making the same
US20160308101A1 (en) Substrate for light emitting device, light emitting device, and manufacturing method of substrate for light emitting device
WO2019009028A1 (ja) 半導体製造装置用部材及びその製法
MX2008015669A (es) Sustrato de circuito.
JP5549834B2 (ja) 溶射膜及びその製造方法
JP6044418B2 (ja) サージアブソーバ及びその製造方法
JPH04280654A (ja) 集積回路を有する基板上への金属容器の組立て法
GB2144922A (en) Substrate for thick-film electrical circuits
JPH07115253A (ja) 金属ベース基板
JP2006093589A (ja) 中空樹脂パッケージ装置
JPH06334077A (ja) 半導体素子収納用パッケージ
JPH08250465A (ja) 半導体プラズマ処理装置の電極カバー
JPS58173882A (ja) 回路用基体および印刷回路体
JPH1196870A (ja) 温度ヒュ−ズ・抵抗体及びその製作方法
SU1590241A1 (ru) Способ металлизации отверстий печатных плат
JP3663883B2 (ja) 回路基板の製造方法および電子部品の製造方法
JPH0864336A (ja) サージ吸収素子
JP2002260813A (ja) サージアブソーバ
JPH09162214A (ja) 樹脂封止電子製品の製造方法
JP2005101178A (ja) 厚膜回路基板の製造方法及び厚膜回路基板
JP2006054392A5 (es)
JPH03185752A (ja) 半導体装置用基板の製造方法
JP2001308475A (ja) セラミック回路基板
JPH07202363A (ja) セラミック基板

Legal Events

Date Code Title Description
FG Grant or registration