JP3663883B2 - 回路基板の製造方法および電子部品の製造方法 - Google Patents
回路基板の製造方法および電子部品の製造方法 Download PDFInfo
- Publication number
- JP3663883B2 JP3663883B2 JP03100598A JP3100598A JP3663883B2 JP 3663883 B2 JP3663883 B2 JP 3663883B2 JP 03100598 A JP03100598 A JP 03100598A JP 3100598 A JP3100598 A JP 3100598A JP 3663883 B2 JP3663883 B2 JP 3663883B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- gold film
- compound
- substrate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に回路パターンが形成された回路基板の製造方法および電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
電子部品を構成する回路基板には、実装される半導体素子などの電子素子を電気的に接続するための回路電極が形成される。電気的に接続する方法として、ワイヤボンディングによる方法や、電子素子に形成された突出電極であるバンプを回路電極に圧着する方法などが用いられているが、いずれの場合にも導通性や接合性を向上させるために回路電極としての金膜を形成することが一般に行われる。
【０００３】
ところで、金膜を形成する方法として、有機金化合物を金膜形成対象物に塗布した後に、焼成により有機金化合物を熱分解させて対象物の表面に金膜を形成する手法が知られている。この手法は、陶磁器等には従来から使用されてきた周知の技術である。この方法によれば、金膜形成の方法として一般的なめっきや真空成膜法などを用いずに金膜を形成することができ、これらの方法と比較して以下のような特徴がある。
【０００４】
まず、メッキ法と比較すれば、工程複雑化・コスト高の要因となるめっき用の配線が不要であること、人体に有害な有害なめっき液を用いないことが挙げられ、また真空成膜法と比較すれば高価な真空装置を必要としないこと、さらには金自体を印刷焼成する方法と比較すれば、薄い均一な金膜が形成可能で金の消費量を低減することができること、などの多くのメリットがある。
【０００５】
【発明が解決しようとする課題】
しかしながら、前述の有機金化合物を熱分解して形成された金膜を回路基板の電極として用いた場合には、ワイヤボンディング時のワイヤとの接合性や、フリップチップのバンプとの接合性が悪いという問題があった。このためこの方法で形成された金膜は一般の回路基板には応用できず、ごく限られた条件範囲でしかこの方法を使用できないという問題点があった。
【０００６】
そこで本発明は、低コストで形成でき、かつ接合性に優れた回路電極を備えた回路基板の製造方法および電子部品の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１記載の回路基板の製造方法は、基板の表面に有機金化合物を含むレジネート金ペーストを塗布する工程と、この基板を焼成して基板上に回路電極の金膜を形成する工程と、焼成によってこの金膜表面に生成された金属添加剤の化合物を除去する工程とを含み、前記化合物を除去する工程において、プラズマ処理によるスパッタリングを利用するようにした。
【００１１】
請求項２記載の電子部品の製造方法は、基板の表面に有機金化合物を含むレジネート金ペーストを塗布する工程と、この基板を焼成して基板上に回路電極の金膜を形成する工程と、焼成によってこの金膜表面に生成された金属添加剤の化合物を除去する工程と、前記基板に電子素子を実装してこの電子素子を前記金膜に電気的に接続する工程とを含み、前記化合物を除去する工程において、プラズマ処理によるスパッタリングを利用する。
【００１２】
各請求項記載の発明によれば、基板上に有機金化合物を含むレジネート金ペーストを塗布して焼成することにより基板上に金膜を形成し、焼成により金膜表面に生成された金属添加物の化合物を除去することにより、ワイヤボンディング時やフリップチップのバンプ圧着時、さらには半田の接合性に優れた金膜を低コストで形成することができる。
【００１３】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１（ａ），（ｂ）、図２（ａ），（ｂ）、図３（ａ），（ｂ）、図４（ａ），（ｂ）は、本発明の一実施の形態の電子部品の製造方法を示す工程説明図、図５は同電子部品のワイヤボンディングの接合強度を示すグラフ、図６は同金膜表面のオージェ分光分析結果を示すグラフである。
【００１４】
まず図１〜図４を参照して電子部品の製造方法を説明する。図１〜図４は、電子部品の製造方法を工程順に示すものである。図１（ａ）において、１は基板としてのセラミックの回路基板であり、この回路基板１上に半導体素子などの電子部品を実装してパッケージ状の電子部品を構成するものである。なお、回路基板１の材質としては、セラミック以外でもガラスなど焼成時の温度に耐えられる耐熱性のものであればよい。図１（ｂ）に示すように回路基板１上には有機金化合物を含むレジネート金ペースト２が、形成される回路電極のパターンにしたがって印刷により塗布される。レジネート金ペースト２は有機金化合物であるレジネート金に有機溶剤を加え、更に各種の金属添加剤を添加したものである。
【００１５】
次に、図２（ａ）に示すように回路基板１を焼成炉３中に搬入し、ヒータ４によって加熱する。加熱温度を約６００°Ｃまで徐々に上昇させる過程において、まずレジネート金ペースト２中の有機溶剤成分が蒸発し、次いでレジネート金が熱分解し、更に加熱を継続することにより熱分解によって分離した金が回路基板１の表面に密着する。これにより、図２（ｂ）に示すように回路基板１の上面に膜厚約０．１５μｍの程度の薄い均一な金膜５が形成される。
【００１６】
このとき、レジネート金ペースト２中に含まれていた金属添加剤の化合物が焼成過程で金膜５の表面に析出し、化合物層６を形成している。レジネート金ペースト２には、前述のように各種金属添加物が添加されており、その中の１つとしてＲｈ（ロジウム）が均一な金膜５を形成する目的で添加されている。したがって、前記の化合物層にはＲｈ（ロジウム）の酸化物が含まれており、このＲｈの酸化物は後述するように、ワイヤボンディング時などにおけるワイヤと金膜の接合性を阻害する接合阻害物である。
【００１７】
そこで、この接合阻害物である化合物層６を金膜５の表面から除去する。本実施の形態では、除去の方法としてプラズマ処理によるスパッタリングを利用している。図３（ａ）に示すように、回路基板１はプラズマ処理装置１０の真空チャンバ１１内に搬入される。電極１３上に回路基板１を載置し、蓋部材１２を閉じた状態で真空排気部１５により真空チャンバ１１内を真空排気した後、真空チャンバ１１内にはプラズマガス供給部１６よりアルゴンガスなどのプラズマ発生用ガスが供給される。
【００１８】
そして電極１３に高周波電源１４を駆動して高周波電圧を印加することにより、真空チャンバ１１内にはプラズマが発生する。この結果発生したアルゴンイオンや電子が回路基板１上に衝突することにより、アルゴンイオンや電子のスパッタリングを利用して金膜５の表面層が除去される。これにより、図３（ｂ）に示すように金膜５表面に析出していた化合物層６は除去される。
【００１９】
次に、このようにして金膜５が形成された回路基板１に、電子素子である半導体素子２１が実装される。まず図４（ａ）に示すように、回路基板１表面には熱硬化性樹脂２０が塗布され、その上に電極２２が設けられた半導体素子２１が搭載される。加熱により熱硬化性樹脂２０を熱硬化させて半導体素子２１を回路基板１に固着させた後、回路基板１はワイヤボンディング工程に送られる。そして半導体素子２１の電極２２と回路基板１の金膜５をボンディングワイヤ２３で電気的に接続する。このとき、金膜５の表面の化合物層６は前工程で除去されているので、ボンディングワイヤ２３は金膜５に接合性よくボンディングされる。
【００２０】
ここで、図５を参照して前述のプラズマ処理によるボンディングワイヤの接合性向上効果について実験データに則して説明する。図５はプラズマ処理を行う前にワイヤボンディングを行った場合と、プラズマ処理を行った後にワイヤボンディングを行った場合での、ワイヤボンディング後のボンディングワイヤ２３と金膜５の接合部の剥離荷重を比較して示したものである。図５にて明らかなように、プラズマ処理を行った後での剥離荷重は、プラズマ処理を行わない場合と比較して、平均値で４倍以上に上昇しており、プラズマ処理が接合性向上に大きな効果を有することを示している。
【００２１】
次に、このプラズマ処理による接合性向上の効果の要因について、図６を参照して説明する。図６は金膜５表面の組成をオージェ分光分析した結果であり、グラフＡはプラズマ処理前の金膜５表面の分析結果を、グラフＢはプラズマ処理後の分析結果を示している。図６に示すように、プラズマ処理の前後を比較すると、金属添加剤であるＲｈの存在量（図中矢印で示している）に顕著な相違がみられ、プラズマ処理後のものではＲｈの量が大幅に減少している。したがって、プラズマ処理による接合性向上は、金膜５の表面に析出したＲｈの化合物を除去したことに依るものと推認される。
【００２２】
なお、金膜５の表面の化合物を除去する方法として本実施の形態ではプラズマ処理を用いているが、これ以外の機械的に擦り取る方法やブラスト、研磨、化学エッチングなどを用いてもよく、要は表面のＲｈの化合物を除去できる方法であればよい。
【００２３】
また本実施の形態では、電子素子の例として、半導体素子をワイヤボンディングにより回路基板１に電気的に接続する例を示しているが、フリップチップなどのバンプ付きの電子素子をバンプによって金膜５に圧着するもの、またＱＦＰなどのリード付きの電子素子をリードによって金膜５に接合するもの、また半田を用いてバンプやリード等を金膜５に実装するものであってもよい。さらには、半導体素子以外の電子素子を回路基板１に実装し、金膜５に電気的に接続するするものであってもよい。
【００２４】
上記説明したように、基板上に有機金化合物を含むレジネート金ペーストを塗布し、これを焼成して形成された金膜の表面に析出する接合阻害物を除去することにより、以下のような従来にない優れた特性を備えた回路基板や電子部品を提供することが可能となる。まず、回路基板としては、電気的接合性に優れており、すなわち電子素子を実装するに際し、高い接合強度を備え電気的抵抗が低く導通性に優れた接合部を得ることができる。また、電子部品としては電気的接合部の破断（ショート）に対する信頼性が高く、接合部が電気的に低抵抗であることにより良好な電気的特性を備えている。
【００２５】
さらには、従来のめっき法や真空蒸着法などと比較して低コストで回路電極の金膜を形成することができ、したがって低コストの回路基板や電子部品を提供することができる。代表的な電子部品への応用例としては、感熱紙プリンターのサーマルヘッド、イメージセンサ、セラミックパッケージＩＣ、混成集積回路（ハイブリッドＩＣ）等が挙げられる。
【００２６】
【発明の効果】
本発明によれば、基板上に有機金化合物を含むレジネート金ペーストを塗布して焼成することにより基板上に金膜を形成し、焼成により金膜表面に生成された金属添加物の化合物をプラズマ処理などの方法で除去するようにしているので、金膜とボンディングワイヤやバンプとの接合性や導通性を阻害する接合阻害物であるロジウムの化合物が除去され、ワイヤボンディング時やフリップチップのバンプ圧着時の導通性や接合性に優れた金膜を形成することができる。従って、電気的接合性に優れ電気的に低抵抗で高い接合強度を得ることができる回路基板、電気的特性の良好な信頼性が高い電子部品を提供することができる。
【００２７】
また形成される金膜は薄く均一であるので、金の消費量を低減させることができ、さらにメッキ法や真空蒸着法などと比較して複雑な工程や高い設備費用を必要としないので、低コストの回路基板や電子部品を提供することができる。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
（ｂ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
【図２】（ａ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
（ｂ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
【図３】（ａ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
（ｂ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
【図４】（ａ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
（ｂ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
【図５】本発明の一実施の形態の電子部品のワイヤボンディングの接合強度を示すグラフ
【図６】本発明の一実施の形態の金膜表面のオージェ分光分析結果を示すグラフ
【符号の説明】
１ 回路基板
２ レジネート金ペースト
３ 焼成炉
４ ヒータ
５ 金膜
６ 化合物層
１０ プラズマ処理装置
１１ 真空チャンバ
【発明の属する技術分野】
本発明は、基板上に回路パターンが形成された回路基板の製造方法および電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
電子部品を構成する回路基板には、実装される半導体素子などの電子素子を電気的に接続するための回路電極が形成される。電気的に接続する方法として、ワイヤボンディングによる方法や、電子素子に形成された突出電極であるバンプを回路電極に圧着する方法などが用いられているが、いずれの場合にも導通性や接合性を向上させるために回路電極としての金膜を形成することが一般に行われる。
【０００３】
ところで、金膜を形成する方法として、有機金化合物を金膜形成対象物に塗布した後に、焼成により有機金化合物を熱分解させて対象物の表面に金膜を形成する手法が知られている。この手法は、陶磁器等には従来から使用されてきた周知の技術である。この方法によれば、金膜形成の方法として一般的なめっきや真空成膜法などを用いずに金膜を形成することができ、これらの方法と比較して以下のような特徴がある。
【０００４】
まず、メッキ法と比較すれば、工程複雑化・コスト高の要因となるめっき用の配線が不要であること、人体に有害な有害なめっき液を用いないことが挙げられ、また真空成膜法と比較すれば高価な真空装置を必要としないこと、さらには金自体を印刷焼成する方法と比較すれば、薄い均一な金膜が形成可能で金の消費量を低減することができること、などの多くのメリットがある。
【０００５】
【発明が解決しようとする課題】
しかしながら、前述の有機金化合物を熱分解して形成された金膜を回路基板の電極として用いた場合には、ワイヤボンディング時のワイヤとの接合性や、フリップチップのバンプとの接合性が悪いという問題があった。このためこの方法で形成された金膜は一般の回路基板には応用できず、ごく限られた条件範囲でしかこの方法を使用できないという問題点があった。
【０００６】
そこで本発明は、低コストで形成でき、かつ接合性に優れた回路電極を備えた回路基板の製造方法および電子部品の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１記載の回路基板の製造方法は、基板の表面に有機金化合物を含むレジネート金ペーストを塗布する工程と、この基板を焼成して基板上に回路電極の金膜を形成する工程と、焼成によってこの金膜表面に生成された金属添加剤の化合物を除去する工程とを含み、前記化合物を除去する工程において、プラズマ処理によるスパッタリングを利用するようにした。
【００１１】
請求項２記載の電子部品の製造方法は、基板の表面に有機金化合物を含むレジネート金ペーストを塗布する工程と、この基板を焼成して基板上に回路電極の金膜を形成する工程と、焼成によってこの金膜表面に生成された金属添加剤の化合物を除去する工程と、前記基板に電子素子を実装してこの電子素子を前記金膜に電気的に接続する工程とを含み、前記化合物を除去する工程において、プラズマ処理によるスパッタリングを利用する。
【００１２】
各請求項記載の発明によれば、基板上に有機金化合物を含むレジネート金ペーストを塗布して焼成することにより基板上に金膜を形成し、焼成により金膜表面に生成された金属添加物の化合物を除去することにより、ワイヤボンディング時やフリップチップのバンプ圧着時、さらには半田の接合性に優れた金膜を低コストで形成することができる。
【００１３】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１（ａ），（ｂ）、図２（ａ），（ｂ）、図３（ａ），（ｂ）、図４（ａ），（ｂ）は、本発明の一実施の形態の電子部品の製造方法を示す工程説明図、図５は同電子部品のワイヤボンディングの接合強度を示すグラフ、図６は同金膜表面のオージェ分光分析結果を示すグラフである。
【００１４】
まず図１〜図４を参照して電子部品の製造方法を説明する。図１〜図４は、電子部品の製造方法を工程順に示すものである。図１（ａ）において、１は基板としてのセラミックの回路基板であり、この回路基板１上に半導体素子などの電子部品を実装してパッケージ状の電子部品を構成するものである。なお、回路基板１の材質としては、セラミック以外でもガラスなど焼成時の温度に耐えられる耐熱性のものであればよい。図１（ｂ）に示すように回路基板１上には有機金化合物を含むレジネート金ペースト２が、形成される回路電極のパターンにしたがって印刷により塗布される。レジネート金ペースト２は有機金化合物であるレジネート金に有機溶剤を加え、更に各種の金属添加剤を添加したものである。
【００１５】
次に、図２（ａ）に示すように回路基板１を焼成炉３中に搬入し、ヒータ４によって加熱する。加熱温度を約６００°Ｃまで徐々に上昇させる過程において、まずレジネート金ペースト２中の有機溶剤成分が蒸発し、次いでレジネート金が熱分解し、更に加熱を継続することにより熱分解によって分離した金が回路基板１の表面に密着する。これにより、図２（ｂ）に示すように回路基板１の上面に膜厚約０．１５μｍの程度の薄い均一な金膜５が形成される。
【００１６】
このとき、レジネート金ペースト２中に含まれていた金属添加剤の化合物が焼成過程で金膜５の表面に析出し、化合物層６を形成している。レジネート金ペースト２には、前述のように各種金属添加物が添加されており、その中の１つとしてＲｈ（ロジウム）が均一な金膜５を形成する目的で添加されている。したがって、前記の化合物層にはＲｈ（ロジウム）の酸化物が含まれており、このＲｈの酸化物は後述するように、ワイヤボンディング時などにおけるワイヤと金膜の接合性を阻害する接合阻害物である。
【００１７】
そこで、この接合阻害物である化合物層６を金膜５の表面から除去する。本実施の形態では、除去の方法としてプラズマ処理によるスパッタリングを利用している。図３（ａ）に示すように、回路基板１はプラズマ処理装置１０の真空チャンバ１１内に搬入される。電極１３上に回路基板１を載置し、蓋部材１２を閉じた状態で真空排気部１５により真空チャンバ１１内を真空排気した後、真空チャンバ１１内にはプラズマガス供給部１６よりアルゴンガスなどのプラズマ発生用ガスが供給される。
【００１８】
そして電極１３に高周波電源１４を駆動して高周波電圧を印加することにより、真空チャンバ１１内にはプラズマが発生する。この結果発生したアルゴンイオンや電子が回路基板１上に衝突することにより、アルゴンイオンや電子のスパッタリングを利用して金膜５の表面層が除去される。これにより、図３（ｂ）に示すように金膜５表面に析出していた化合物層６は除去される。
【００１９】
次に、このようにして金膜５が形成された回路基板１に、電子素子である半導体素子２１が実装される。まず図４（ａ）に示すように、回路基板１表面には熱硬化性樹脂２０が塗布され、その上に電極２２が設けられた半導体素子２１が搭載される。加熱により熱硬化性樹脂２０を熱硬化させて半導体素子２１を回路基板１に固着させた後、回路基板１はワイヤボンディング工程に送られる。そして半導体素子２１の電極２２と回路基板１の金膜５をボンディングワイヤ２３で電気的に接続する。このとき、金膜５の表面の化合物層６は前工程で除去されているので、ボンディングワイヤ２３は金膜５に接合性よくボンディングされる。
【００２０】
ここで、図５を参照して前述のプラズマ処理によるボンディングワイヤの接合性向上効果について実験データに則して説明する。図５はプラズマ処理を行う前にワイヤボンディングを行った場合と、プラズマ処理を行った後にワイヤボンディングを行った場合での、ワイヤボンディング後のボンディングワイヤ２３と金膜５の接合部の剥離荷重を比較して示したものである。図５にて明らかなように、プラズマ処理を行った後での剥離荷重は、プラズマ処理を行わない場合と比較して、平均値で４倍以上に上昇しており、プラズマ処理が接合性向上に大きな効果を有することを示している。
【００２１】
次に、このプラズマ処理による接合性向上の効果の要因について、図６を参照して説明する。図６は金膜５表面の組成をオージェ分光分析した結果であり、グラフＡはプラズマ処理前の金膜５表面の分析結果を、グラフＢはプラズマ処理後の分析結果を示している。図６に示すように、プラズマ処理の前後を比較すると、金属添加剤であるＲｈの存在量（図中矢印で示している）に顕著な相違がみられ、プラズマ処理後のものではＲｈの量が大幅に減少している。したがって、プラズマ処理による接合性向上は、金膜５の表面に析出したＲｈの化合物を除去したことに依るものと推認される。
【００２２】
なお、金膜５の表面の化合物を除去する方法として本実施の形態ではプラズマ処理を用いているが、これ以外の機械的に擦り取る方法やブラスト、研磨、化学エッチングなどを用いてもよく、要は表面のＲｈの化合物を除去できる方法であればよい。
【００２３】
また本実施の形態では、電子素子の例として、半導体素子をワイヤボンディングにより回路基板１に電気的に接続する例を示しているが、フリップチップなどのバンプ付きの電子素子をバンプによって金膜５に圧着するもの、またＱＦＰなどのリード付きの電子素子をリードによって金膜５に接合するもの、また半田を用いてバンプやリード等を金膜５に実装するものであってもよい。さらには、半導体素子以外の電子素子を回路基板１に実装し、金膜５に電気的に接続するするものであってもよい。
【００２４】
上記説明したように、基板上に有機金化合物を含むレジネート金ペーストを塗布し、これを焼成して形成された金膜の表面に析出する接合阻害物を除去することにより、以下のような従来にない優れた特性を備えた回路基板や電子部品を提供することが可能となる。まず、回路基板としては、電気的接合性に優れており、すなわち電子素子を実装するに際し、高い接合強度を備え電気的抵抗が低く導通性に優れた接合部を得ることができる。また、電子部品としては電気的接合部の破断（ショート）に対する信頼性が高く、接合部が電気的に低抵抗であることにより良好な電気的特性を備えている。
【００２５】
さらには、従来のめっき法や真空蒸着法などと比較して低コストで回路電極の金膜を形成することができ、したがって低コストの回路基板や電子部品を提供することができる。代表的な電子部品への応用例としては、感熱紙プリンターのサーマルヘッド、イメージセンサ、セラミックパッケージＩＣ、混成集積回路（ハイブリッドＩＣ）等が挙げられる。
【００２６】
【発明の効果】
本発明によれば、基板上に有機金化合物を含むレジネート金ペーストを塗布して焼成することにより基板上に金膜を形成し、焼成により金膜表面に生成された金属添加物の化合物をプラズマ処理などの方法で除去するようにしているので、金膜とボンディングワイヤやバンプとの接合性や導通性を阻害する接合阻害物であるロジウムの化合物が除去され、ワイヤボンディング時やフリップチップのバンプ圧着時の導通性や接合性に優れた金膜を形成することができる。従って、電気的接合性に優れ電気的に低抵抗で高い接合強度を得ることができる回路基板、電気的特性の良好な信頼性が高い電子部品を提供することができる。
【００２７】
また形成される金膜は薄く均一であるので、金の消費量を低減させることができ、さらにメッキ法や真空蒸着法などと比較して複雑な工程や高い設備費用を必要としないので、低コストの回路基板や電子部品を提供することができる。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
（ｂ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
【図２】（ａ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
（ｂ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
【図３】（ａ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
（ｂ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
【図４】（ａ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
（ｂ）本発明の一実施の形態の電子部品の製造方法を示す工程説明図
【図５】本発明の一実施の形態の電子部品のワイヤボンディングの接合強度を示すグラフ
【図６】本発明の一実施の形態の金膜表面のオージェ分光分析結果を示すグラフ
【符号の説明】
１ 回路基板
２ レジネート金ペースト
３ 焼成炉
４ ヒータ
５ 金膜
６ 化合物層
１０ プラズマ処理装置
１１ 真空チャンバ
Claims (2)
- 基板の表面に有機金化合物を含むレジネート金ペーストを塗布する工程と、この基板を焼成して基板上に回路電極の金膜を形成する工程と、焼成によってこの金膜表面に生成された金属添加剤の化合物を除去する工程とを含み、前記化合物を除去する工程において、プラズマ処理によるスパッタリングを利用することを特徴とする回路基板の製造方法。
- 基板の表面に有機金化合物を含むレジネート金ペーストを塗布する工程と、この基板を焼成して基板上に回路電極の金膜を形成する工程と、焼成によってこの金膜表面に生成された金属添加剤の化合物を除去する工程と、前記基板に電子素子を実装してこの電子素子を前記金膜に電気的に接続する工程とを含み、前記化合物を除去する工程において、プラズマ処理によるスパッタリングを利用することを特徴とする電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03100598A JP3663883B2 (ja) | 1998-02-13 | 1998-02-13 | 回路基板の製造方法および電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03100598A JP3663883B2 (ja) | 1998-02-13 | 1998-02-13 | 回路基板の製造方法および電子部品の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005034043A Division JP3982538B2 (ja) | 2005-02-10 | 2005-02-10 | 回路基板および回路基板の製造方法ならびに電子部品および電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233908A JPH11233908A (ja) | 1999-08-27 |
| JP3663883B2 true JP3663883B2 (ja) | 2005-06-22 |
Family
ID=12319462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03100598A Expired - Fee Related JP3663883B2 (ja) | 1998-02-13 | 1998-02-13 | 回路基板の製造方法および電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3663883B2 (ja) |
-
1998
- 1998-02-13 JP JP03100598A patent/JP3663883B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11233908A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100999907B1 (ko) | 실리콘 기판의 스루홀 플러깅 방법 | |
| US8021920B2 (en) | Method for producing a metal-ceramic substrate for electric circuits on modules | |
| JP2003289073A (ja) | 半導体装置および半導体装置の製造方法 | |
| US8815648B1 (en) | Multi-step sintering of metal paste for semiconductor device wire bonding | |
| JPS639376B2 (ja) | ||
| JP3982538B2 (ja) | 回路基板および回路基板の製造方法ならびに電子部品および電子部品の製造方法 | |
| JP3663883B2 (ja) | 回路基板の製造方法および電子部品の製造方法 | |
| JPH0272695A (ja) | 混成集積回路 | |
| JP3495773B2 (ja) | 回路基板 | |
| US11715647B2 (en) | Method for producing a substrate | |
| JP2003133717A (ja) | 電子部品実装方法および実装システム | |
| JP2001135753A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JP2676107B2 (ja) | 電子部品搭載用基板 | |
| JP4570190B2 (ja) | 配線基板 | |
| JP2721793B2 (ja) | 配線基板の製造方法 | |
| JP3466452B2 (ja) | 配線基板の製造方法 | |
| JP4646373B2 (ja) | 配線基板およびその製造方法 | |
| JP2512898B2 (ja) | 絶縁基体とその製造方法 | |
| JPS60107845A (ja) | 半導体用回路基板 | |
| JPH0799380A (ja) | セラミックス−金属接合体のパターン形成方法 | |
| JPH11214591A (ja) | 半導体装置 | |
| JP2003078237A (ja) | セラミック配線基板 | |
| JPH06204229A (ja) | バンプ形成法および半導体装置 | |
| JPH08330308A (ja) | バンプの形成方法 | |
| JPH1167957A (ja) | 電子部品および電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050321 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |