JP2003133717A - 電子部品実装方法および実装システム - Google Patents
電子部品実装方法および実装システムInfo
- Publication number
- JP2003133717A JP2003133717A JP2001330221A JP2001330221A JP2003133717A JP 2003133717 A JP2003133717 A JP 2003133717A JP 2001330221 A JP2001330221 A JP 2001330221A JP 2001330221 A JP2001330221 A JP 2001330221A JP 2003133717 A JP2003133717 A JP 2003133717A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- chip
- mounting
- electronic component
- cleaning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】生産性の向上を図りながらも回路基板の基板電
極に対し電子部品を高い接合強度で実装して信頼性を高
めることのできる電子部品実装方法および実装システム
を提供する。 【解決手段】回路基板１の所定箇所１１にクリーム半田
１２を塗着する半田塗着工程と、チップ部品１４をクリ
ーム半田１２を介し回路基板１に実装するチップ部品実
装工程と、チップ部品１４を実装した回路基板１をリフ
ローするリフロー工程と、リフローした回路基板１を洗
浄する基板洗浄工程と、洗浄した回路基板１に対しＩＣ
チップ３を実装するＩＣチップ実装工程とを有してい
る。
極に対し電子部品を高い接合強度で実装して信頼性を高
めることのできる電子部品実装方法および実装システム
を提供する。 【解決手段】回路基板１の所定箇所１１にクリーム半田
１２を塗着する半田塗着工程と、チップ部品１４をクリ
ーム半田１２を介し回路基板１に実装するチップ部品実
装工程と、チップ部品１４を実装した回路基板１をリフ
ローするリフロー工程と、リフローした回路基板１を洗
浄する基板洗浄工程と、洗浄した回路基板１に対しＩＣ
チップ３を実装するＩＣチップ実装工程とを有してい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、主として、端子か
らのリード線の引出しを省いたベアチップタイプのＩＣ
チップやその他のチップ部品（表面実装形部品）を回路
基板上に実装するための電子部品実装方法および実装シ
ステムに関するものである。
らのリード線の引出しを省いたベアチップタイプのＩＣ
チップやその他のチップ部品（表面実装形部品）を回路
基板上に実装するための電子部品実装方法および実装シ
ステムに関するものである。
【０００２】
【従来の技術】近年、移動体通信やＦＴＴＨ（Fiber To
The Home ）などに用いられる電子回路では、信号を高
速で伝送することを目的として、一層の高周波化が促進
されつつある。上記ベアチップタイプのＩＣチップやそ
の他のチップ部品を実装してパッケージされた回路基板
では、上述の高周波化に伴ってインピーダンスの特性が
変化し易いため、インピーダンスの調整が必要となる。
上記特性の変化をできるだけ少なくするためには、チッ
プ部品と回路基板の電極とを可及的に短配線で接続する
必要がある。そのため、高周波回路基板では、ベアチッ
プタイプのＩＣチップやその他のチップ部品をフリップ
チップ法やワイヤボンディング法などの工法によって回
路基板の電極に直接接合することが採用されている。
The Home ）などに用いられる電子回路では、信号を高
速で伝送することを目的として、一層の高周波化が促進
されつつある。上記ベアチップタイプのＩＣチップやそ
の他のチップ部品を実装してパッケージされた回路基板
では、上述の高周波化に伴ってインピーダンスの特性が
変化し易いため、インピーダンスの調整が必要となる。
上記特性の変化をできるだけ少なくするためには、チッ
プ部品と回路基板の電極とを可及的に短配線で接続する
必要がある。そのため、高周波回路基板では、ベアチッ
プタイプのＩＣチップやその他のチップ部品をフリップ
チップ法やワイヤボンディング法などの工法によって回
路基板の電極に直接接合することが採用されている。
【０００３】図５（ａ）〜（ｅ）は、従来の電子部品実
装方法による高周波回路基板の形成過程を工程順に示し
た側面図であり、図６は上記製造工程を実施するための
実装システムの設備構成を示すブロック構成図である。
先ず、図５（ａ）に示すように、例えばセラミック製の
回路基板１上には、接着剤２を塗着したのちに、その接
着剤２を介してＩＣチップ３を搭載し、この状態で図示
しないＵＶ（紫外線）を照射して接着剤２を硬化させる
ことにより、ＩＣチップ３が接着手段で実装される。こ
のＩＣチップ３の実装工程は、図６のベアチップ実装機
４によって実施される。
装方法による高周波回路基板の形成過程を工程順に示し
た側面図であり、図６は上記製造工程を実施するための
実装システムの設備構成を示すブロック構成図である。
先ず、図５（ａ）に示すように、例えばセラミック製の
回路基板１上には、接着剤２を塗着したのちに、その接
着剤２を介してＩＣチップ３を搭載し、この状態で図示
しないＵＶ（紫外線）を照射して接着剤２を硬化させる
ことにより、ＩＣチップ３が接着手段で実装される。こ
のＩＣチップ３の実装工程は、図６のベアチップ実装機
４によって実施される。
【０００４】つぎに、図５（ｂ）に示すように、上記接
着固定されたＩＣチップ３のチップ電極７と回路基板１
の基板電極９とは、金ワイヤ８を用いたワイヤボンディ
ングによる配線工程によって相互に接続される。この配
線工程は、図６のワイヤボンダー１０によって実施され
る。上記ＩＣチップ３の実装が終了したのちに、図５
（ｃ）に示すように、回路基板１の各ランド部１１上に
はクリーム半田１２が塗着される。このクリーム半田１
２の塗着工程は図６のディスペンサー１３によって実施
される。続いて、図５（ｄ）に示すように、ランド部１
１上には、抵抗やコンデンサなどのチップ部品１４がク
リーム半田１２を介して仮実装される。このチップ部品
１４の仮実装は、図６のチップ部品実装機１７によって
実施される。最後に、図５（ｅ）に示すように、仮実装
されたチップ部品１４は、図６のリフロー炉１８内でク
リーム半田１２が加熱されることにより、ランド部１１
に確実に接合する状態に実装される。
着固定されたＩＣチップ３のチップ電極７と回路基板１
の基板電極９とは、金ワイヤ８を用いたワイヤボンディ
ングによる配線工程によって相互に接続される。この配
線工程は、図６のワイヤボンダー１０によって実施され
る。上記ＩＣチップ３の実装が終了したのちに、図５
（ｃ）に示すように、回路基板１の各ランド部１１上に
はクリーム半田１２が塗着される。このクリーム半田１
２の塗着工程は図６のディスペンサー１３によって実施
される。続いて、図５（ｄ）に示すように、ランド部１
１上には、抵抗やコンデンサなどのチップ部品１４がク
リーム半田１２を介して仮実装される。このチップ部品
１４の仮実装は、図６のチップ部品実装機１７によって
実施される。最後に、図５（ｅ）に示すように、仮実装
されたチップ部品１４は、図６のリフロー炉１８内でク
リーム半田１２が加熱されることにより、ランド部１１
に確実に接合する状態に実装される。
【０００５】ところで、上記の電子部品実装方法では、
ディスペンサー１３がクリーム半田１２を一括して塗着
できないことに起因して、クリーム半田１２の塗着工程
に時間がかかり、生産性が低いという問題を有してい
る。そこで、従来では図７に示すような電子部品実装方
法によって高周波回路基板を製作することも行われてい
る。
ディスペンサー１３がクリーム半田１２を一括して塗着
できないことに起因して、クリーム半田１２の塗着工程
に時間がかかり、生産性が低いという問題を有してい
る。そこで、従来では図７に示すような電子部品実装方
法によって高周波回路基板を製作することも行われてい
る。
【０００６】図７（ａ）〜（ｅ）は、従来の他の電子部
品実装方法による高周波回路基板の形成過程を工程順に
示した側面図であり、図８は上記製造工程を実施するた
めの実装システムの設備構成を示したブロック構成図で
ある。すなわち、この電子部品実装方法では、図７
（ａ）に示すように、回路基板１の各ランド部１１に対
し一括してクリーム半田１２を塗着する。このクリーム
半田１２の一括塗着工程は、図８の半田印刷機１９によ
るスクリーン印刷によって実施される。
品実装方法による高周波回路基板の形成過程を工程順に
示した側面図であり、図８は上記製造工程を実施するた
めの実装システムの設備構成を示したブロック構成図で
ある。すなわち、この電子部品実装方法では、図７
（ａ）に示すように、回路基板１の各ランド部１１に対
し一括してクリーム半田１２を塗着する。このクリーム
半田１２の一括塗着工程は、図８の半田印刷機１９によ
るスクリーン印刷によって実施される。
【０００７】つぎに、図７（ｂ）に示すように、クリー
ム半田１２を一括塗着した各ランド部１１上には、図８
のチップ部品実装機１７によってチップ部品１４が仮実
装され、そののち、同図（ｃ）に示すように、仮実装さ
れたチップ部品１４は、図８のリフロー炉１８内でクリ
ーム半田１２が加熱されることにより、ランド部１１に
確実に接合する状態に実装される。
ム半田１２を一括塗着した各ランド部１１上には、図８
のチップ部品実装機１７によってチップ部品１４が仮実
装され、そののち、同図（ｃ）に示すように、仮実装さ
れたチップ部品１４は、図８のリフロー炉１８内でクリ
ーム半田１２が加熱されることにより、ランド部１１に
確実に接合する状態に実装される。
【０００８】続いて、図７（ｄ）に示すように、回路基
板１上には、接着剤２を塗着したのちに、その接着剤２
上にＩＣチップ３を搭載し、この状態でＵＶを照射して
接着剤２を硬化させることにより、ＩＣチップ３が接着
手段で取り付けられる。この工程は、図８のベアチップ
実装機４によって実施される。最後に、図７（ｅ）に示
すように、上記接着固定されたＩＣチップ３のチップ電
極７と回路基板１の基板電極９とは、金ワイヤ８を用い
たワイヤボンディングによる配線工程によって相互に接
続される。この配線工程は、図８のワイヤボンダー１０
によって実施される。
板１上には、接着剤２を塗着したのちに、その接着剤２
上にＩＣチップ３を搭載し、この状態でＵＶを照射して
接着剤２を硬化させることにより、ＩＣチップ３が接着
手段で取り付けられる。この工程は、図８のベアチップ
実装機４によって実施される。最後に、図７（ｅ）に示
すように、上記接着固定されたＩＣチップ３のチップ電
極７と回路基板１の基板電極９とは、金ワイヤ８を用い
たワイヤボンディングによる配線工程によって相互に接
続される。この配線工程は、図８のワイヤボンダー１０
によって実施される。
【０００９】
【発明が解決しようとする課題】しかしながら、上記図
７の電子部品実装方法による高周波回路基板の形成工程
では、同図（ｄ）のワイヤボンディング工程を行うのに
先立って、同図（ｃ）に示すように、回路基板１が図８
のリフロー炉１８内を通過されるために、回路基板１の
基板電極９がクリーム半田１２中に含まれるフラックス
によって汚染される。そのため、そののちに実施される
ＩＣチップ３の実装工程において、図８のワイヤボンダ
ー１０によって回路基板１の基板電極９とＩＣチップ３
のチップ電極７との間を金ワイヤ８で配線した際には、
フラックスで汚染された基板電極９とこれにワイヤボン
ダー１０で接合された金ワイヤ８との接合強度が低下す
るという問題が発生する。
７の電子部品実装方法による高周波回路基板の形成工程
では、同図（ｄ）のワイヤボンディング工程を行うのに
先立って、同図（ｃ）に示すように、回路基板１が図８
のリフロー炉１８内を通過されるために、回路基板１の
基板電極９がクリーム半田１２中に含まれるフラックス
によって汚染される。そのため、そののちに実施される
ＩＣチップ３の実装工程において、図８のワイヤボンダ
ー１０によって回路基板１の基板電極９とＩＣチップ３
のチップ電極７との間を金ワイヤ８で配線した際には、
フラックスで汚染された基板電極９とこれにワイヤボン
ダー１０で接合された金ワイヤ８との接合強度が低下す
るという問題が発生する。
【００１０】また、図４に示すように、回路基板（この
例ではセラミック製回路基板）１の基板電極９は、一般
に、銅膜９ａ、ニッケル膜９ｂおよび金膜９ｃがこの順
序で下部から積層された構成になっているが、最上層の
金膜９ｃの膜厚が薄いフラッシュ金（膜厚が約０．０５
μｍ）である場合には、リフロー炉１８内を加熱されな
がら通過する際に、金膜９ｃの下地であるニッケル膜９
ｂのニッケルが金膜９ｃの表面上に移動析出するため、
ワイヤボンダー１０によって基板電極９の金膜９ｃとＩ
Ｃチップ３のチップ電極７間を金ワイヤ８で配線したと
きに、基板電極９と金ワイヤ８との接合強度が低下する
という問題も生じる。
例ではセラミック製回路基板）１の基板電極９は、一般
に、銅膜９ａ、ニッケル膜９ｂおよび金膜９ｃがこの順
序で下部から積層された構成になっているが、最上層の
金膜９ｃの膜厚が薄いフラッシュ金（膜厚が約０．０５
μｍ）である場合には、リフロー炉１８内を加熱されな
がら通過する際に、金膜９ｃの下地であるニッケル膜９
ｂのニッケルが金膜９ｃの表面上に移動析出するため、
ワイヤボンダー１０によって基板電極９の金膜９ｃとＩ
Ｃチップ３のチップ電極７間を金ワイヤ８で配線したと
きに、基板電極９と金ワイヤ８との接合強度が低下する
という問題も生じる。
【００１１】そこで、本発明は、上記従来の課題に鑑み
てなされたもので、生産性の向上を図りながらも回路基
板の基板電極に対し電子部品を高い接合強度で実装して
信頼性を高めることのできる電子部品実装方法および実
装システムを提供することを目的とするものである。
てなされたもので、生産性の向上を図りながらも回路基
板の基板電極に対し電子部品を高い接合強度で実装して
信頼性を高めることのできる電子部品実装方法および実
装システムを提供することを目的とするものである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子部品実装方法は、回路基板の所定箇所
にクリーム半田を塗着する半田塗着工程と、チップ部品
を前記クリーム半田を介し前記回路基板に実装するチッ
プ部品実装工程と、前記チップ部品を実装した前記回路
基板をリフローするリフロー工程と、前記リフローした
回路基板を洗浄する基板洗浄工程と、前記洗浄した前記
回路基板に対しベアチップタイプのＩＣチップを実装す
るＩＣチップ実装工程とを有することを特徴としてい
る。
に、本発明の電子部品実装方法は、回路基板の所定箇所
にクリーム半田を塗着する半田塗着工程と、チップ部品
を前記クリーム半田を介し前記回路基板に実装するチッ
プ部品実装工程と、前記チップ部品を実装した前記回路
基板をリフローするリフロー工程と、前記リフローした
回路基板を洗浄する基板洗浄工程と、前記洗浄した前記
回路基板に対しベアチップタイプのＩＣチップを実装す
るＩＣチップ実装工程とを有することを特徴としてい
る。
【００１３】この電子部品実装方法では、チップ部品を
実装した回路基板をリフローしたのちに、その回路基板
をＩＣチップの実装に先立って洗浄するので、リフロー
したときに回路基板の基板電極の表面に付着したフラッ
クスなどの有機物を除去することができ、これにより清
浄化された基板電極にＩＣチップを実装するので、基板
電極とＩＣチップとの接合強度または基板電極と配線用
ワイヤとの接合強度が格段に高くなり、信頼性の高い高
周波回路基板を形成することができる。
実装した回路基板をリフローしたのちに、その回路基板
をＩＣチップの実装に先立って洗浄するので、リフロー
したときに回路基板の基板電極の表面に付着したフラッ
クスなどの有機物を除去することができ、これにより清
浄化された基板電極にＩＣチップを実装するので、基板
電極とＩＣチップとの接合強度または基板電極と配線用
ワイヤとの接合強度が格段に高くなり、信頼性の高い高
周波回路基板を形成することができる。
【００１４】上記発明における基板洗浄工程は、プラズ
マを利用したプラズマ洗浄であることが好ましい。これ
により、基板電極の表面を汚染している有機物をプラズ
マ照射によるスパッタリング作用および／または分解結
合によって効果的に除去することができる。
マを利用したプラズマ洗浄であることが好ましい。これ
により、基板電極の表面を汚染している有機物をプラズ
マ照射によるスパッタリング作用および／または分解結
合によって効果的に除去することができる。
【００１５】また、上記プラズマ洗浄は、酸素ガス、ア
ルゴンガスまたは酸素とアルゴンの混合ガスを用いて行
うことが好ましい。これにより、プラズマ中にさらされ
た回路基板の表面にはプラズマ中に存在する酸素イオン
またはアルゴンイオンが照射され、さらに熱工程を経る
ことにより、回路基板の基板電極における最上層に析出
した有機物を酸素イオンまたはアルゴンイオンの照射に
よるスパッタ作用により吹き飛ばして効果的、且つ効率
的に除去できる。また、回路基板の基板電極上に付着し
たフラックスなどの有機物は、プラズマの照射による酸
素ラジカルが有機物と分解結合する作用によって効果的
に除去できる。
ルゴンガスまたは酸素とアルゴンの混合ガスを用いて行
うことが好ましい。これにより、プラズマ中にさらされ
た回路基板の表面にはプラズマ中に存在する酸素イオン
またはアルゴンイオンが照射され、さらに熱工程を経る
ことにより、回路基板の基板電極における最上層に析出
した有機物を酸素イオンまたはアルゴンイオンの照射に
よるスパッタ作用により吹き飛ばして効果的、且つ効率
的に除去できる。また、回路基板の基板電極上に付着し
たフラックスなどの有機物は、プラズマの照射による酸
素ラジカルが有機物と分解結合する作用によって効果的
に除去できる。
【００１６】一方、本発明の電子部品実装システムは、
回路基板の各ランド部に一括してクリーム半田をスクリ
ーン印刷する半田印刷機と、チップ部品を前記クリーム
半田を介し前記回路基板に実装するチップ部品実装機
と、前記チップ部品を実装した前記回路基板をリフロー
するリフロー炉と、前記リフローした前記回路基板を洗
浄する洗浄装置と、前記洗浄した前記回路基板にベアチ
ップタイプのＩＣチップを実装するＩＣチップ実装部と
を備えていることを特徴としている。
回路基板の各ランド部に一括してクリーム半田をスクリ
ーン印刷する半田印刷機と、チップ部品を前記クリーム
半田を介し前記回路基板に実装するチップ部品実装機
と、前記チップ部品を実装した前記回路基板をリフロー
するリフロー炉と、前記リフローした前記回路基板を洗
浄する洗浄装置と、前記洗浄した前記回路基板にベアチ
ップタイプのＩＣチップを実装するＩＣチップ実装部と
を備えていることを特徴としている。
【００１７】この電子部品実装システムでは、特に、リ
フローした回路基板を洗浄する洗浄装置を備えているの
で、本発明の電子部品実装方法を忠実に具現化して、実
装方法と同様の効果を確実に得ることができる。
フローした回路基板を洗浄する洗浄装置を備えているの
で、本発明の電子部品実装方法を忠実に具現化して、実
装方法と同様の効果を確実に得ることができる。
【００１８】上記発明において、基板洗浄装置は、酸素
ガス、アルゴンガスまたは酸素とアルゴンの混合ガスを
用いたプラズマ洗浄装置であることが好ましい。このプ
ラズマ洗浄装置は、リフローすることによって回路基板
上に付着した有機物を、プラズマ照射によるスパッタリ
ング作用または有機物との分解結合による作用によって
効果的、且つ効率的に除去することができる。
ガス、アルゴンガスまたは酸素とアルゴンの混合ガスを
用いたプラズマ洗浄装置であることが好ましい。このプ
ラズマ洗浄装置は、リフローすることによって回路基板
上に付着した有機物を、プラズマ照射によるスパッタリ
ング作用または有機物との分解結合による作用によって
効果的、且つ効率的に除去することができる。
【００１９】上記発明におけるＩＣチップ実装部は、Ｉ
Ｃチップを回路基板に実装するベアチップ実装機と、前
記ＩＣチップと前記回路基板の基板電極とをワイヤで配
線するワイヤボンダーとを備えている構成とすることが
できる。これによれば、洗浄によって清浄化された基板
電極にワイヤを接合するので、基板電極とワイヤとの接
合強度を高くして信頼性の向上を図ることができる。
Ｃチップを回路基板に実装するベアチップ実装機と、前
記ＩＣチップと前記回路基板の基板電極とをワイヤで配
線するワイヤボンダーとを備えている構成とすることが
できる。これによれば、洗浄によって清浄化された基板
電極にワイヤを接合するので、基板電極とワイヤとの接
合強度を高くして信頼性の向上を図ることができる。
【００２０】
【発明の実施の形態】以下、本発明の好ましい実施の形
態について図面を参照しながら説明する。図１（ａ）〜
（ｆ）は、本発明の一実施の形態に係る電子部品実装方
法を具現化した高周波回路基板の形成過程を工程順に示
した側面図、図２（ａ）は上記製造工程を実施するため
の実装システムの設備構成を示したブロック構成図であ
る。なお、図１および図２（ａ）において、図５ないし
図８と同一若しくは同等のものには同一の符号を付し
て、重複する説明を省略する。
態について図面を参照しながら説明する。図１（ａ）〜
（ｆ）は、本発明の一実施の形態に係る電子部品実装方
法を具現化した高周波回路基板の形成過程を工程順に示
した側面図、図２（ａ）は上記製造工程を実施するため
の実装システムの設備構成を示したブロック構成図であ
る。なお、図１および図２（ａ）において、図５ないし
図８と同一若しくは同等のものには同一の符号を付し
て、重複する説明を省略する。
【００２１】この電子部品実装方法では、先ず、図１
（ａ）に示すように、例えばセラミック製の回路基板１
の各ランド部１１上に対し一括してクリーム半田１２を
塗着する。このクリーム半田１２の一括塗着工程は、図
２（ａ）の半田印刷機１９によるスクリーン印刷によっ
て実施される。つぎに、図１（ｂ）に示すように、クリ
ーム半田１２を一括塗着した各ランド部１１上には、図
２（ａ）のチップ部品実装機１７によってチップ部品１
４が仮実装され、そののち、同図（ｃ）に示すように、
仮実装されたチップ部品１４は、図２（ａ）のリフロー
炉１８内でクリーム半田１２が加熱されることにより、
ランド部１１に確実に接合する状態で実装される。
（ａ）に示すように、例えばセラミック製の回路基板１
の各ランド部１１上に対し一括してクリーム半田１２を
塗着する。このクリーム半田１２の一括塗着工程は、図
２（ａ）の半田印刷機１９によるスクリーン印刷によっ
て実施される。つぎに、図１（ｂ）に示すように、クリ
ーム半田１２を一括塗着した各ランド部１１上には、図
２（ａ）のチップ部品実装機１７によってチップ部品１
４が仮実装され、そののち、同図（ｃ）に示すように、
仮実装されたチップ部品１４は、図２（ａ）のリフロー
炉１８内でクリーム半田１２が加熱されることにより、
ランド部１１に確実に接合する状態で実装される。
【００２２】続いて、図１（ｄ）に示すように、チップ
部品１４が実装された回路基板１は、図２（ａ）のプラ
ズマ洗浄装置２０によりプラズマを照射されることによ
り、プラズマの表面処理による洗浄が施される。このプ
ラズマ洗浄の詳細については後述する。この洗浄工程の
のち、図１（ｅ）に示すように、回路基板１上には、接
着剤２を塗着したのちに、その接着剤２を介してＩＣチ
ップ３を搭載し、この状態でＵＶを照射して接着剤２を
硬化させることにより、ＩＣチップ３が接着剤２による
接着手段で取り付けられる。このＩＣチップ３の実装工
程は、図２（ａ）のベアチップ実装機４によって実施さ
れる。
部品１４が実装された回路基板１は、図２（ａ）のプラ
ズマ洗浄装置２０によりプラズマを照射されることによ
り、プラズマの表面処理による洗浄が施される。このプ
ラズマ洗浄の詳細については後述する。この洗浄工程の
のち、図１（ｅ）に示すように、回路基板１上には、接
着剤２を塗着したのちに、その接着剤２を介してＩＣチ
ップ３を搭載し、この状態でＵＶを照射して接着剤２を
硬化させることにより、ＩＣチップ３が接着剤２による
接着手段で取り付けられる。このＩＣチップ３の実装工
程は、図２（ａ）のベアチップ実装機４によって実施さ
れる。
【００２３】最後に、図１（ｆ）に示すように、上記接
着固定されたＩＣチップ３のチップ電極７と回路基板１
の基板電極９とは、金ワイヤ８を用いたワイヤボンディ
ングによる配線工程によって相互に接続される。この配
線工程は、図２（ａ）のワイヤボンダー１０によって実
施される。
着固定されたＩＣチップ３のチップ電極７と回路基板１
の基板電極９とは、金ワイヤ８を用いたワイヤボンディ
ングによる配線工程によって相互に接続される。この配
線工程は、図２（ａ）のワイヤボンダー１０によって実
施される。
【００２４】図２（ｂ）は、図１（ｄ）の洗浄工程に用
いられるプラズマ洗浄装置２０の概略構成を示す縦断面
図である。同図において、内部が反応室２２となった真
空チャンバ２１はガス導入口２３と真空排気口２４とを
備えている。真空チャンバ２１の反応室２２の下部に
は、被処理物である回路基板１が載置される高周波電極
２７が、絶縁リング２８を介在して真空チャンバ２１の
反応室２２に対し電気絶縁状態に保持して設けられてい
る。また、高周波電極２７および絶縁リング２８と反応
室２２との間はＯリング（図示せず）によって気密に保
持されている。このＯリングは、真空チャンバ２１の下
部に設けられた冷却溝３１内を流れる冷却水により冷却
されて、プラズマによる加熱により２００°Ｃ以上に温
度上昇するのが防止されている。
いられるプラズマ洗浄装置２０の概略構成を示す縦断面
図である。同図において、内部が反応室２２となった真
空チャンバ２１はガス導入口２３と真空排気口２４とを
備えている。真空チャンバ２１の反応室２２の下部に
は、被処理物である回路基板１が載置される高周波電極
２７が、絶縁リング２８を介在して真空チャンバ２１の
反応室２２に対し電気絶縁状態に保持して設けられてい
る。また、高周波電極２７および絶縁リング２８と反応
室２２との間はＯリング（図示せず）によって気密に保
持されている。このＯリングは、真空チャンバ２１の下
部に設けられた冷却溝３１内を流れる冷却水により冷却
されて、プラズマによる加熱により２００°Ｃ以上に温
度上昇するのが防止されている。
【００２５】一方、反応室２２内における高周波電極２
７と上方で対向する位置には対向電極２９が設けられて
おり、この対向電極２９は真空チャンバ２１を介して接
地されている。上記高周波電極２７と対向電極２９との
間には、高周波発振器３０からの高周波電力がマッチン
グチューナー（図示せず）および高周波電力供給部（図
示せず）を介して供給されることにより、プラズマが発
生する。
７と上方で対向する位置には対向電極２９が設けられて
おり、この対向電極２９は真空チャンバ２１を介して接
地されている。上記高周波電極２７と対向電極２９との
間には、高周波発振器３０からの高周波電力がマッチン
グチューナー（図示せず）および高周波電力供給部（図
示せず）を介して供給されることにより、プラズマが発
生する。
【００２６】上記プラズマ洗浄装置による回路基板１の
洗浄作用について説明する。反応室２２は、ガス導入口
２３から酸素ガスが１０ＳＣＣＭ流入されながら、真空
排気口２４から排気されて３０Ｐａの真空度に保持され
る。この状態において、高周波電極２７と対向電極２９
との間には、２００Ｗの高周波電力が印加されることに
より、プラズマが発生し、このプラズマによって回路基
板１が約２０秒の間、洗浄処理される。
洗浄作用について説明する。反応室２２は、ガス導入口
２３から酸素ガスが１０ＳＣＣＭ流入されながら、真空
排気口２４から排気されて３０Ｐａの真空度に保持され
る。この状態において、高周波電極２７と対向電極２９
との間には、２００Ｗの高周波電力が印加されることに
より、プラズマが発生し、このプラズマによって回路基
板１が約２０秒の間、洗浄処理される。
【００２７】すなわち、図４に示すように、回路基板１
の基板電極９の最上層が膜厚の薄いフラッシュ金からな
る金膜９ｃで形成されている場合には、リフロー炉１８
内を加熱されながら通過する際に、金膜９ｃの下地であ
るニッケル膜９ｂのニッケルが金膜９ｃの表面上に水酸
化ニッケルとして移動析出するが、上記プラズマ洗浄装
置２０においてプラズマ中にさらされた回路基板１の表
面にはプラズマ中に存在する酸素イオンが照射され、さ
らに熱工程を経ることにより、回路基板１の基板電極９
における最上層である金膜９ｃ上に析出した水酸化ニッ
ケルなどは酸素イオンの照射によるスパッタ作用により
吹き飛ばされて除去され、金膜９ｃが清浄な表面とされ
る。また、回路基板１の基板電極９は、リフロー炉１８
中を通過したことによってクリーム半田１２中に含まれ
るフラックスなどの有機物（主に炭素との化合物）で汚
染されているが、プラズマの照射による酸素ラジカルが
有機物と分解結合する作用により、フラックスなどの有
機物が分解除去されて、清浄な金表面とされる。
の基板電極９の最上層が膜厚の薄いフラッシュ金からな
る金膜９ｃで形成されている場合には、リフロー炉１８
内を加熱されながら通過する際に、金膜９ｃの下地であ
るニッケル膜９ｂのニッケルが金膜９ｃの表面上に水酸
化ニッケルとして移動析出するが、上記プラズマ洗浄装
置２０においてプラズマ中にさらされた回路基板１の表
面にはプラズマ中に存在する酸素イオンが照射され、さ
らに熱工程を経ることにより、回路基板１の基板電極９
における最上層である金膜９ｃ上に析出した水酸化ニッ
ケルなどは酸素イオンの照射によるスパッタ作用により
吹き飛ばされて除去され、金膜９ｃが清浄な表面とされ
る。また、回路基板１の基板電極９は、リフロー炉１８
中を通過したことによってクリーム半田１２中に含まれ
るフラックスなどの有機物（主に炭素との化合物）で汚
染されているが、プラズマの照射による酸素ラジカルが
有機物と分解結合する作用により、フラックスなどの有
機物が分解除去されて、清浄な金表面とされる。
【００２８】図３は基板電極９とこれにワイヤボンダー
１０で接合された金ワイヤ８との接合部の剪断破壊強度
の実測結果を示した特性図であり、上記実施の形態にお
けるプラズマ洗浄を実施して得られた高周波回路基板と
洗浄工程を経ないで得られた従来の高周波回路基板とを
対比して示した。測定回数は何れも５０回であり、その
平均値を図示してある。
１０で接合された金ワイヤ８との接合部の剪断破壊強度
の実測結果を示した特性図であり、上記実施の形態にお
けるプラズマ洗浄を実施して得られた高周波回路基板と
洗浄工程を経ないで得られた従来の高周波回路基板とを
対比して示した。測定回数は何れも５０回であり、その
平均値を図示してある。
【００２９】洗浄工程を経ない場合の上記接合部の剪断
破壊強度は２１７ｍＮであるのに対し、上記実施の形態
による基板電極９と金ワイヤ８との接合部の剪断破壊強
度は、４１４ｍＮであり、洗浄工程を経ない接合部の約
２倍の強度を得ることができた。また、破壊の状態を観
察したところ、洗浄工程を経ない場合の接合部は剥離モ
ードで破壊したのに対し、上記実施の形態の接合部は金
バンプでの破壊モードで破壊した。
破壊強度は２１７ｍＮであるのに対し、上記実施の形態
による基板電極９と金ワイヤ８との接合部の剪断破壊強
度は、４１４ｍＮであり、洗浄工程を経ない接合部の約
２倍の強度を得ることができた。また、破壊の状態を観
察したところ、洗浄工程を経ない場合の接合部は剥離モ
ードで破壊したのに対し、上記実施の形態の接合部は金
バンプでの破壊モードで破壊した。
【００３０】上述したように、実施の形態の電子部品実
装方法では、チップ部品１４を実装してリフロー炉１８
内を通過させたのちに、プラズマ洗浄装置２０を用いて
回路基板１の基板電極９を酸素ラジカルおよび酸素イオ
ンで洗浄したことにより、基板電極９と金ワイヤ８との
接合部での接合強度が格段に高い高周波回路基板を形成
することができる。なお、回路基板１の洗浄工程は、上
記実施の形態のプラズマ洗浄に代えて、化学溶液を用い
た洗浄手段によるエッチング作用で有機物などを除去す
るようにしても、上記実施の形態と同様の効果を得るこ
とができる。
装方法では、チップ部品１４を実装してリフロー炉１８
内を通過させたのちに、プラズマ洗浄装置２０を用いて
回路基板１の基板電極９を酸素ラジカルおよび酸素イオ
ンで洗浄したことにより、基板電極９と金ワイヤ８との
接合部での接合強度が格段に高い高周波回路基板を形成
することができる。なお、回路基板１の洗浄工程は、上
記実施の形態のプラズマ洗浄に代えて、化学溶液を用い
た洗浄手段によるエッチング作用で有機物などを除去す
るようにしても、上記実施の形態と同様の効果を得るこ
とができる。
【００３１】また、上記実施の形態では、回路基板１と
して、セラミック製のものを用いる場合を例に説明した
が、ガラスエポキシ製や樹脂製の回路基板を用いる場合
にも同様に適用することができる。すなわち、本発明の
電子部品実装方法は、回路基板１の基板材質が限定され
るものではなく、さらに、多層回路基板であっても適用
することができる。
して、セラミック製のものを用いる場合を例に説明した
が、ガラスエポキシ製や樹脂製の回路基板を用いる場合
にも同様に適用することができる。すなわち、本発明の
電子部品実装方法は、回路基板１の基板材質が限定され
るものではなく、さらに、多層回路基板であっても適用
することができる。
【００３２】さらに、上記実施の形態では、リフロー炉
１８内を通過させたのちに、ＩＣチップ３をワイヤボン
ダー１０を用いて実装する場合を例示して説明している
が、ＩＣチップ３を一対の基板電極９上にフリップチッ
プ法によって直接接合する場合においても、この接合工
法の実施に先立ってプラズマ洗浄すれば、基板電極９の
表面を清浄化できるので、上記実施の形態で説明したと
同様の効果を得ることができる。
１８内を通過させたのちに、ＩＣチップ３をワイヤボン
ダー１０を用いて実装する場合を例示して説明している
が、ＩＣチップ３を一対の基板電極９上にフリップチッ
プ法によって直接接合する場合においても、この接合工
法の実施に先立ってプラズマ洗浄すれば、基板電極９の
表面を清浄化できるので、上記実施の形態で説明したと
同様の効果を得ることができる。
【００３３】また、上記実施の形態では、プラズマ洗浄
装置２０のガスとして、酸素ガスを用いる場合について
説明しているが、スパッタ性を有するガス、例えば、ア
ルゴンガスまたはアルゴンと酸素の混合ガスを用いて
も、上記実施の形態で説明したと同様の洗浄効果を得る
ことができる。また、上記実施の形態のプラズマ洗浄装
置２０では、減圧下での放電によるプラズマ洗浄につい
て説明したが、酸素ガスまたはアルゴンガスを用いた大
気圧下での放電によるプラズマ洗浄であっても、上述し
たと同様の効果を得ることができる。
装置２０のガスとして、酸素ガスを用いる場合について
説明しているが、スパッタ性を有するガス、例えば、ア
ルゴンガスまたはアルゴンと酸素の混合ガスを用いて
も、上記実施の形態で説明したと同様の洗浄効果を得る
ことができる。また、上記実施の形態のプラズマ洗浄装
置２０では、減圧下での放電によるプラズマ洗浄につい
て説明したが、酸素ガスまたはアルゴンガスを用いた大
気圧下での放電によるプラズマ洗浄であっても、上述し
たと同様の効果を得ることができる。
【００３４】
【発明の効果】以上のように、本発明の電子部品実装方
法によれば、チップ部品を実装した回路基板をリフロー
したのちに、その回路基板をＩＣチップの実装に先立っ
て洗浄するようにしたので、リフローしたときに回路基
板の基板電極の表面に付着したフラックスなどの有機物
を除去することができ、これにより清浄化された基板電
極にＩＣチップを実装するので、基板電極とＩＣチップ
との接合強度または基板電極と配線用ワイヤとの接合強
度が格段に高くなり、信頼性の高い高周波回路基板を形
成することができる。
法によれば、チップ部品を実装した回路基板をリフロー
したのちに、その回路基板をＩＣチップの実装に先立っ
て洗浄するようにしたので、リフローしたときに回路基
板の基板電極の表面に付着したフラックスなどの有機物
を除去することができ、これにより清浄化された基板電
極にＩＣチップを実装するので、基板電極とＩＣチップ
との接合強度または基板電極と配線用ワイヤとの接合強
度が格段に高くなり、信頼性の高い高周波回路基板を形
成することができる。
【００３５】また、本発明の電子部品実装システムによ
れば、特に、リフローした回路基板を洗浄する洗浄装置
を備えているので、本発明の電子部品実装方法を忠実に
具現化して、実装方法と同様の効果を確実に得ることが
できる。
れば、特に、リフローした回路基板を洗浄する洗浄装置
を備えているので、本発明の電子部品実装方法を忠実に
具現化して、実装方法と同様の効果を確実に得ることが
できる。
【図１】（ａ）〜（ｆ）は本発明の一実施の形態に係る
電子部品実装方法を具現化した高周波回路基板の形成過
程を工程順に示した側面図。
電子部品実装方法を具現化した高周波回路基板の形成過
程を工程順に示した側面図。
【図２】（ａ）は同上の製造工程を実施するための電子
部品実装システムの設備構成を示すブロック構成図、
（ｂ）は図１（ｄ）の洗浄工程に用いられるプラズマ洗
浄装置の概略構成を示す縦断面図。
部品実装システムの設備構成を示すブロック構成図、
（ｂ）は図１（ｄ）の洗浄工程に用いられるプラズマ洗
浄装置の概略構成を示す縦断面図。
【図３】基板電極と金ワイヤとの接合部の剪断破壊強度
を示す特性図。
を示す特性図。
【図４】回路基板における基板電極を詳細に示した拡大
側面図。
側面図。
【図５】（ａ）〜（ｅ）は従来の電子部品実装方法によ
る高周波回路基板の形成過程を工程順に示した側面図。
る高周波回路基板の形成過程を工程順に示した側面図。
【図６】同上の製造工程を実施するための電子部品実装
システムの設備構成を示すブロック構成図。
システムの設備構成を示すブロック構成図。
【図７】（ａ）〜（ｅ）は従来の他の電子部品実装方法
による高周波回路基板の形成過程を工程順に示した側面
図。
による高周波回路基板の形成過程を工程順に示した側面
図。
【図８】同上の製造工程を実施するための電子部品実装
システムの設備構成を示すブロック構成図。
システムの設備構成を示すブロック構成図。
１ 回路基板
３ ＩＣチップ
４ ベアチップ実装機
８ 金ワイヤ（ワイヤ）
９ 基板電極
１０ ワイヤボンダー
１１ ランド部
１２ クリーム半田
１４ チップ部品
１７ チップ部品実装機
１８ リフロー炉
１９ 半田印刷機
２０ プラズマ洗浄装置
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 13/04 Ｈ０５Ｋ 13/04 Ｂ
// Ｈ０５Ｋ 3/32 3/32 Ｃ
(72)発明者 瀧口 正敏
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5E313 AA03 AA11 FG05 FG06
5E319 AA03 AA07 AB06 AC04 BB05
BB20 CC12 CC36 CD29 CD35
GG03 GG15
5E343 AA02 AA23 EE08 GG11
5F044 AA04
5F047 AA17 BA06 BB13 BB16 FA21
Claims (6)
- 【請求項１】 回路基板の所定箇所にクリーム半田を塗
着する半田塗着工程と、 チップ部品を前記クリーム半田を介し前記回路基板に実
装するチップ部品実装工程と、 前記チップ部品を実装した前記回路基板をリフローする
リフロー工程と、 前記リフローした回路基板を洗浄する基板洗浄工程と、 前記洗浄した前記回路基板に対しＩＣチップを実装する
ＩＣチップ実装工程とを有することを特徴とする電子部
品実装方法。 - 【請求項２】 基板洗浄工程は、プラズマを利用したプ
ラズマ洗浄である請求項１に記載の電子部品実装方法。 - 【請求項３】 プラズマ洗浄は、酸素ガス、アルゴンガ
スまたは酸素とアルゴンの混合ガスを用いて行うように
した請求項２に記載の電子部品実装方法。 - 【請求項４】 回路基板の各ランド部に一括してクリー
ム半田をスクリーン印刷する半田印刷機と、 チップ部品を前記クリーム半田を介し前記回路基板に実
装するチップ部品実装機と、 前記チップ部品を実装した前記回路基板をリフローする
リフロー炉と、 前記リフローした前記回路基板を洗浄する基板洗浄装置
と、 前記洗浄した前記回路基板にベアチップタイプのＩＣチ
ップを実装するＩＣチップ実装部とを備えていることを
特徴とする電子部品実装システム。 - 【請求項５】 基板洗浄装置は、酸素ガス、アルゴンガ
スまたは酸素とアルゴンの混合ガスを用いたプラズマ洗
浄装置である請求項４に記載の電子部品実装システム。 - 【請求項６】 ＩＣチップ実装部は、ＩＣチップを回路
基板に実装するベアチップ実装機と、前記ＩＣチップと
前記回路基板の基板電極とをワイヤで配線するワイヤボ
ンダーとを備えている請求項４または５に記載の電子部
品実装システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330221A JP2003133717A (ja) | 2001-10-29 | 2001-10-29 | 電子部品実装方法および実装システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330221A JP2003133717A (ja) | 2001-10-29 | 2001-10-29 | 電子部品実装方法および実装システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003133717A true JP2003133717A (ja) | 2003-05-09 |
Family
ID=19145976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001330221A Withdrawn JP2003133717A (ja) | 2001-10-29 | 2001-10-29 | 電子部品実装方法および実装システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003133717A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223088A (ja) * | 2004-02-04 | 2005-08-18 | Stanley Electric Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2006167735A (ja) * | 2004-12-14 | 2006-06-29 | Hitachi Ltd | 機器、構造材等の製造法 |
| JP2008047740A (ja) * | 2006-08-17 | 2008-02-28 | Matsushita Electric Ind Co Ltd | 基板への部品実装方法及び装置 |
| US7495344B2 (en) | 2004-03-18 | 2009-02-24 | Sanyo Electric Co., Ltd. | Semiconductor apparatus |
| US8399794B2 (en) | 2006-05-30 | 2013-03-19 | Panasonic Corporation | Atmospheric pressure plasma, generating method, plasma processing method and component mounting method using same, and device using these methods |
-
2001
- 2001-10-29 JP JP2001330221A patent/JP2003133717A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223088A (ja) * | 2004-02-04 | 2005-08-18 | Stanley Electric Co Ltd | 半導体装置の製造方法及び半導体装置 |
| US7495344B2 (en) | 2004-03-18 | 2009-02-24 | Sanyo Electric Co., Ltd. | Semiconductor apparatus |
| JP2006167735A (ja) * | 2004-12-14 | 2006-06-29 | Hitachi Ltd | 機器、構造材等の製造法 |
| US8399794B2 (en) | 2006-05-30 | 2013-03-19 | Panasonic Corporation | Atmospheric pressure plasma, generating method, plasma processing method and component mounting method using same, and device using these methods |
| JP2008047740A (ja) * | 2006-08-17 | 2008-02-28 | Matsushita Electric Ind Co Ltd | 基板への部品実装方法及び装置 |
| JP4760609B2 (ja) * | 2006-08-17 | 2011-08-31 | パナソニック株式会社 | 基板への部品実装方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7364941B2 (en) | Circuit device manufacturing method | |
| JP3503133B2 (ja) | 電子デバイス集合体と電子デバイスの接続方法 | |
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| US20100159645A1 (en) | Semiconductor apparatus and process of production thereof | |
| JP6066569B2 (ja) | 半導体デバイスパッケージング用のパッシベーション層 | |
| JP2000082723A (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JP2003133717A (ja) | 電子部品実装方法および実装システム | |
| JP2012080101A (ja) | 配線板 | |
| JP2000138255A (ja) | 半導体装置の製造方法と製造装置 | |
| CN116346068A (zh) | 包含弹性波装置的模块及其制造方法 | |
| JPH10107062A (ja) | プラズマクリーニング装置、プラズマクリーニング方法及び回路モジュールの製造方法 | |
| JP2000349412A (ja) | 可撓性回路基板のビアホ−ル形成法 | |
| KR100632066B1 (ko) | 인쇄 회로 기판 적층 방법 | |
| JP2001196420A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP3591344B2 (ja) | バンプ付電子部品の実装方法 | |
| JPH09172103A (ja) | 半導体装置及びその半導体装置を実装したガラスエポキシ基板の製造方法 | |
| JP3159937B2 (ja) | 金属表面の接合前処理装置 | |
| JP2002313825A (ja) | ベアチップ実装方法及びベアチップ処理装置 | |
| JP3189828B2 (ja) | 回路モジュールの製造方法 | |
| JP7302897B2 (ja) | モジュールの製造方法 | |
| JP2004071950A (ja) | 半導体パッケージおよびその製造方法 | |
| US20230059423A1 (en) | Module having elastic wave device | |
| JP4363011B2 (ja) | 基板表面処理方法及び装置 | |
| JP2004253529A (ja) | 半導体装置及びその製造方法 | |
| JPH09148095A (ja) | プラズマクリーニング装置、プラズマクリーニング方法及び回路モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040824 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061102 |