KR980007753A - 줄길이 부호기의 레벨값 생성장치(A level value generator of a run length encoder) - Google Patents
줄길이 부호기의 레벨값 생성장치(A level value generator of a run length encoder) Download PDFInfo
- Publication number
- KR980007753A KR980007753A KR1019960021443A KR19960021443A KR980007753A KR 980007753 A KR980007753 A KR 980007753A KR 1019960021443 A KR1019960021443 A KR 1019960021443A KR 19960021443 A KR19960021443 A KR 19960021443A KR 980007753 A KR980007753 A KR 980007753A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- level value
- intra
- multiplexer
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/93—Run-length coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/124—Quantisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Discrete Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
본 발명은 줄길이 부호기의 레벨값이 생성장치에 관한 것으로, 10비트 신호인 인트라 디시 계수의 차이값을 12비트 신호로 변환시켜 출력하는 인트라 디시 처리부(210)와; 상기 매 시스템 클럭마다 홀수 계수(odd-C) 및 짝수 계수(even-C)를 각각 입력받아 레벨값을 순서대로 입력하는 한편, 상기 인트라 디시 처리부(210)에서 출력된 인트라 디시 계수의 차이값을 레벨값으로 입력하는 레벨값 입격부(220); 상기 레벨값 입력부(220)로부터 레벨값을 입력받아 레벨값을 동시에 2개씩(level1, level2)출력하는 레벨값 출력부(230); 상기 레벨값 입력부(220)와 레벨값 출력부(230)를 제어하는 제어부(250)를 포함하여 구성되어 한 클럭 마다 두 개의 계수를 입력받아 런값을 동시에 2개씩 출력할 수 있는 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 줄길이 부호기의 레벨값 생성장치의 블록도.
제3도는 본 발명에 따른 레벨값 생성장치에 있어서 출력 제어부와 상세 블록도이다.
Claims (5)
10비트 신호인 인트라 디시 계수의 차이값을 12비트 신호로 변환시켜 출력하는 인트라 디시 처리부(210)와; 상기 매 시스템 클럭마다 홀수 계수(odd-C) 및 짝수 계수(even-C)를 각각 입력받아 레벨값을 순서대로 입력하는 한편, 상기 인트라 디시 처리부(210)에서 출력된 인트라 디시 계수의 차이값을 레벨값으로 입력하는 레벨값 입력부(220); 상기 레벨값 입력부(220)로부터 레벨값을 입력받아 레벨값을 동시에 2개씩 (level1, level2) 출력하는 레벨값 출력부(230) 및; 상기 레벨값 입력부(220)와 레벨값 출력부(230)를 제어하는 제어부(250)를 포함하여 구성된 것을 특징으로 하는 줄길이 부호기의 레벨값 생성 장치.
제1항에 있어서, 상기 제어부(250)가, 토글 신호(toggle-S)로부터 스테이지 신호(stage-S)를 생성하는 스테이지신호 생성부(252) 및, 제1 및 제2라이트신호(write1, write2)와 스테이지신호(stage-S)를 입력받아 상기 런값을 입력부(220)와 런값 출력부(230)를 제어하기 위한 제1 내지 제4선택신호(sel1, sel2, sel3, sel4)와 제1내지 제3로드신호(ld-1, ld-2, ld-3) 및, 상기 토글신호(toggle-S)를 생성하는 제어신호 생성부(254)를 포함하여 구성된 것을 특징으로 하는 줄길이 부호기의 레벨값 생성장치.
제2항에 있어서, 상기 스테이지신호 생성부(252)가, 상기 제어 신호 생성부(254)에서 출력된 토글신호(toggle-S)와 피드백된 스테이지신호(stage-S)를 배타 논리합하여 출력하는 배타 논리합 게이트(252-1) 및; 상기 배타 논리합 게이트(252-1)에서 출력된 값을 지연시켜 스테이지신호(stage-S)로 출력하는 D-플립플롭(252-2)을 포함하여 구성된 것을 특징으로 하는 줄길이 부호기의 레벨값 생성장치.
제2항에 있어서, 상기 레벨값 입력부(220)가, 상기 제1선택신호(sell)에 따라 홀수 계수(odd-C) 또는 짝수 계수(even-C)를 선택적으로 출력하는 제1멀티플렉서(222)와; 인트라 블록신호(intra-b)와 블록시작 신호(block-s)를 입력받아 논리곱 연산하여 출력된 제어신호(control)에 따라, 상기 제어신호가 “1”이면 상기 인트라 디시 처리부(210)에서 출력된 인트라 디시 계수의 차이값(diffdnce)을 출력하고, “0”이면 상기 제1멀티플렉서(222)의 출력값을 선택적으로 출력하는 제2멀티플렉서(224) 및: 상기 제2선택신호(sel2)에 따라 홀수 계수(odd-C) 또는 짝수 계수(even-C)를 선택적으로 출력하는 제3멀티플렉서(226)를 포함하여 구성된 것을 특징으로 하는 줄길이 부호기의 레벨값 생성장치.
제2항에 있어서, 상기 레벨값 출력부(230)가, 상기 제1로드 신호(ld-1)에 따라 상기 제2멀티플렉서(224)에서 출력된 값을 래치하여 출력하는 제1래치(232)와; 상기 제2로드신호(ld-2)에 따라 상기 제1래치(232)에서 출력된 값을 래치하여 출력하는 제2래치(234); 상기 제3선택신호(sel3)에 따라 상기 제1래치(232)와 제2래치(234)에서 출력된 값을 선택하여 제1레벨값(level1)으로 출력하는 제4멀티플렉서(236); 상기 제3로드신호(ld-3)에 따라 상기 제3멀티플렉서(226)에서 출력된 값을 래치하여 출력하는 제 3 래치(238) 및; 상기 제 4 선택신호(sel4)에 따라 상기 제 3 멀티플렉서(226)에서 출력된 값 또는 상기 제 3 래치(238)에서 출력된 값을 선택적으로 출력하는 제5멀티플렉서(240)를 포함하여 구성된 것을 특징으로 하는 줄길이 부호기의 레벨값 생성장치.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960021443A KR100204483B1 (ko) | 1996-06-14 | 1996-06-14 | 줄길이 부호기의 레벨값 생성장치 |
IN1120CA1997 IN192447B (ko) | 1996-06-14 | 1997-06-13 | |
US08/876,281 US5818363A (en) | 1996-06-14 | 1997-06-16 | Runlength coding apparatus for use in a video signal encoding system |
CN97112386A CN1122417C (zh) | 1996-06-14 | 1997-06-16 | 用于视频信号编码系统的行程长度编码装置 |
JP15852097A JP3865869B2 (ja) | 1996-06-14 | 1997-06-16 | ランレングス符号化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960021443A KR100204483B1 (ko) | 1996-06-14 | 1996-06-14 | 줄길이 부호기의 레벨값 생성장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980007753A true KR980007753A (ko) | 1998-03-30 |
KR100204483B1 KR100204483B1 (ko) | 1999-06-15 |
Family
ID=19461877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960021443A KR100204483B1 (ko) | 1996-06-14 | 1996-06-14 | 줄길이 부호기의 레벨값 생성장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100204483B1 (ko) |
-
1996
- 1996-06-14 KR KR1019960021443A patent/KR100204483B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100204483B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960042733A (ko) | 반도체 기억장치의 데이터 입력회로 | |
KR930014040A (ko) | 어드레스 전이 검출회로 | |
KR960043974A (ko) | 씨디/씨디-아이 음성 신호의 엘, 알 채널 사이의 혼합을 이용한 오디오 처리 장치 | |
KR20070109418A (ko) | 프리엠퍼시스를 가지는 직렬 전송 장치 | |
KR980007753A (ko) | 줄길이 부호기의 레벨값 생성장치(A level value generator of a run length encoder) | |
US4154132A (en) | Rhythm pattern variation device | |
EP0527636A2 (en) | Counter circuit using Johnson-type counter and applied circuit including the same | |
GB2197163A (en) | Pseudo-random noise code generating circuit | |
KR940001683A (ko) | 레이트 컨버터 | |
KR970051318A (ko) | 반도체 메모리 장치의 클럭 제어 회로 | |
KR0141711B1 (ko) | 상승/하강 에지 검출장치 | |
KR970008883A (ko) | 인버터에서의 데드(Dead) 타임 발생회로 | |
JPH06303113A (ja) | パルス発生回路 | |
KR950026278A (ko) | 이산 및 역이산 코사인 변환 장치 | |
KR940003188A (ko) | 동기식 카운터회로 | |
KR970059892A (ko) | 데이타 인터페이스 장치 | |
KR100263481B1 (ko) | 무지연 클럭발생장치 | |
KR950022083A (ko) | 디에스쓰리(ds3) 프레임 채널데이타 신호와 채널클럭의 위상정형기 | |
KR960036348A (ko) | 노이즈 제거 회로 | |
KR970049379A (ko) | 16비트 병렬 디스크램블러의 16비트 병렬 디스크램블링 데이타 생성회로 | |
JP2586888Y2 (ja) | 擬似雑音符号発生器における先頭または任意ビット生成回路 | |
KR970055391A (ko) | 클럭 제어회로 및 이를 이용한 시스템 | |
TW208098B (en) | Digital sound generator | |
JPH02227697A (ja) | 時間計測装置 | |
KR920022687A (ko) | Pcm/adpcm 데이터 상호 변환장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120306 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |