KR950022083A - 디에스쓰리(ds3) 프레임 채널데이타 신호와 채널클럭의 위상정형기 - Google Patents
디에스쓰리(ds3) 프레임 채널데이타 신호와 채널클럭의 위상정형기 Download PDFInfo
- Publication number
- KR950022083A KR950022083A KR1019930030010A KR930030010A KR950022083A KR 950022083 A KR950022083 A KR 950022083A KR 1019930030010 A KR1019930030010 A KR 1019930030010A KR 930030010 A KR930030010 A KR 930030010A KR 950022083 A KR950022083 A KR 950022083A
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- signal
- input
- clock
- channel
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 DS3 프레임 채널 데이타 신호와 채널 클럭의 위상정형기에 관한 것으로, 선택스위치에 연결된 디코더, 입력 채널신호를 증계하기 위한 릴레이 기능 수단, 상기 디코더와 상기 릴레이 기능 수단으로부터 출력된 신호를 조합하여 위상정형을 위한 선택 제어 신호를 발생하기 위한 위상 선택기, 및 입력 채널 슬롯와 상기 위상 선택기로 부터의 발생신호를 입력으로 하여 채널데이타와 입력 채널 클럭의 위상 정형을 가능하게 해 주기 위한 위상 정형 수단(1-4)을 구비하고 있는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 DS3프레임 채널데이타 신호와 입력 채널클럭의 위상정형기 상세구성도.
Claims (6)
- 선택스위치에 연결된 디코더(1-1), 입력 채널 신호를 증계하기 위한 릴레이 기능 수단(1-3), 상기 디코어(1-1)와 상기 릴레이 기능 수단(1-3)으로부터 출력된 신호를 조합하여 위상정형을 위한 선택 제어 신호를 발생하기 위한 위상 선택기(1-2), 및 입력 채널 슬롯과 상기 위상 선태기(1-2)로 부터의 발생신호를 입력으로 하여 채널데이타와 입력 채널 클럭의 위상 정형을 가능하게 해주기 위한 위상 정형 수단(1-4)을 구비하고 있는 것을 특징으로 하는 위상 정형기.
- 제1항에 있어서, 상기 위상 선택기(1-2)는 상기 릴레이 기능 수단(1-3)의 중계 신호를 다단계 AND논리 회로의 제1입력 신호로 하고, 상기 디코더(1-1)출력 신호를 상기 논리 회로의 제2입력신호로 하면서 OR논리회로에 의해 선택 제어 신호를 출력하는 것을 특징으로 하는 위상 정형기.
- 제2항에 있어서, 상기 위상 정형 수단(1-4)은 입력 채널슬롯을 제1의 T-flip flop(2-1)의 입력으로 하고 상기 선택 제어 신호를 제2의 T-flip flop의 입력으로 하면서 상기 제1,2 T-flip flop의 출력 신호를 배타적 논리회로(2-11)의 입력으로 하여 채널 데이타 신호와 입력 채널 클럭 간의 위상 정형된 출력 채널 클럭을 발생하는 위상 정형기.
- 제3항에 있어서, 상기 릴레이 기능 수단(1-3)은 상기 입력 채널 슬롯을 D-flip flop의 입력으로 하고 이를 다단계 방식으로 연결한 구조를 갖고 있는 것을 특징으로 하는 위상 정형기.
- 제4항에 있어서, 상기 릴레이 기능 수단(1-3)의 입력 클럭은 DS3의 45MHZ인 것을 특징으로 하는 위상 정형기.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930030010A KR960010387B1 (ko) | 1993-12-27 | 1993-12-27 | 디에스쓰리(ds3) 프레임 채널 데이타 신호와 채널 클럭간의 위상 정형 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930030010A KR960010387B1 (ko) | 1993-12-27 | 1993-12-27 | 디에스쓰리(ds3) 프레임 채널 데이타 신호와 채널 클럭간의 위상 정형 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950022083A true KR950022083A (ko) | 1995-07-26 |
KR960010387B1 KR960010387B1 (ko) | 1996-07-31 |
Family
ID=19373016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930030010A KR960010387B1 (ko) | 1993-12-27 | 1993-12-27 | 디에스쓰리(ds3) 프레임 채널 데이타 신호와 채널 클럭간의 위상 정형 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960010387B1 (ko) |
-
1993
- 1993-12-27 KR KR1019930030010A patent/KR960010387B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960010387B1 (ko) | 1996-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900005264A (ko) | 클럭신호스위칭회로와 그 스위칭방법 | |
KR950026113A (ko) | 반도체 메모리 장치의 데이타 출력버퍼 | |
KR970049559A (ko) | 비동기 fifo에서 비고 충만한 플래그를 발생시키기 위한 상태기계설계 | |
KR930014040A (ko) | 어드레스 전이 검출회로 | |
KR910008964A (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
KR900013715A (ko) | 클록신호 변환회로 | |
KR950022083A (ko) | 디에스쓰리(ds3) 프레임 채널데이타 신호와 채널클럭의 위상정형기 | |
KR910013751A (ko) | Nrz/cmi(ii) 부호 변환장치 | |
KR960026743A (ko) | 데이타 전송장치 | |
KR940003188A (ko) | 동기식 카운터회로 | |
KR920001924A (ko) | 필드검출회로 | |
KR930020250A (ko) | 클럭 변환장치 | |
KR950022359A (ko) | 클럭 리커버리가 불필요한 비트동기 회로 | |
KR950015987A (ko) | 클럭신호 선택방법 및 그 회로 | |
KR960039647A (ko) | 가변 지연소자를 가진 펄스 발생기 | |
KR970053948A (ko) | 비동기 입력 펄스의 폭을 확장하는 확장 블럭회로 | |
KR950015997A (ko) | 어드레스 입력버퍼 회로 | |
KR870007615A (ko) | 시분할 다중 통신 시스템의 데이터 추출회로 | |
RU1790012C (ru) | Устройство дл ввода информации | |
JPS6329865A (ja) | 信号選択回路 | |
KR960025099A (ko) | 에이 유(au) 3/4급 192×192 스위치 | |
KR970019031A (ko) | 위상 지연을 선택할 수 있는 위상 변환 회로 | |
KR930017314A (ko) | 어드레스 디코딩 방법 및 회로 | |
KR910021041A (ko) | 위상 동기 출력 검출회로 | |
KR970023407A (ko) | 고속용 입출력 드라이버 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |