KR950026278A - 이산 및 역이산 코사인 변환 장치 - Google Patents

이산 및 역이산 코사인 변환 장치 Download PDF

Info

Publication number
KR950026278A
KR950026278A KR1019940003303A KR19940003303A KR950026278A KR 950026278 A KR950026278 A KR 950026278A KR 1019940003303 A KR1019940003303 A KR 1019940003303A KR 19940003303 A KR19940003303 A KR 19940003303A KR 950026278 A KR950026278 A KR 950026278A
Authority
KR
South Korea
Prior art keywords
data
predetermined
circuit
latch circuit
circuits
Prior art date
Application number
KR1019940003303A
Other languages
English (en)
Other versions
KR970003806B1 (ko
Inventor
김성정
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019940003303A priority Critical patent/KR970003806B1/ko
Publication of KR950026278A publication Critical patent/KR950026278A/ko
Application granted granted Critical
Publication of KR970003806B1 publication Critical patent/KR970003806B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/88—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving rearrangement of data among different coding units, e.g. shuffling, interleaving, scrambling or permutation of pixel data or permutation of transform coefficient data among different blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Abstract

본 발명은 하드웨어 구성을 보다 간단하게 구현하고, 변환 속도를 향상시키는 이산 및 역이산 코사인 변화에 관한 것으로, 데이타 래치 회로, 데이타 합성회로, 데이타 생성회로, 데이타 선택 회로 및 데이타 배열회로를 포함한다.
데이타 래치회로는 다수의 데이타를 입력하고 시스템 클럭 신호에 의해 입력되는 데이타를 래치하며, 소정 클럭 신호 이후에 래치된 데이타를 일정하게 출력한다. 데이타 합성회로는 데이타 래치회로에서 출력되는 다수의 데이타중에서 기설정된 데이타를 입력하여 소정의 연산 과정을 통해 데이타 합성한다.
또한, 데이타 생성회로는 데이타 합성회로에서 제공되는 데이타를 입력하여 기설정된 변환계수의 소정의 연산 과정을 통해 소정의 데이타를 생성한다.
그리고, 데이타 배열회로는 데이타 생성회로에서 제공되는 데이타를 입력하여 배열하여 상기 데이타 래치회로로 입력되는 데이타 순으로 출력한다.

Description

이산 및 역이산 코사인 변환 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 이산 코사인 변환 장치를 도시한 상세 회로도,
제3도는 제2도에 도시된 데이타 래치 회로를 나타내는 상세 회로도,
제4도는 본 발명의 역이산 코사인 변환 장치를 도시한 상세 회로도.

Claims (2)

  1. 다수의 데이타를 순차적으로 입력하고 시스템 클럭 신호에 의해 입력되는 데이타를 래치하며, 소정 클럭 신호이후에 래치된 데이타를 일정하게 출력하는 데이타 래치회로와 ; 상기 데이타 래치 회로에서 출력되는 다수의 데이타중에서 기설정된 데이타를 입력하여 소정의 연산 과정을 통해 데이타 합성하는 데이타 합성 회로와 ; 상기 데이타 합성 회로에서 제공되는 데이타를 입력하여 기설정된 변환계수와의 소정의 연산과정을 통해 소정의 데이타를 생성하는 데이타 생성 회로와 ; 상기 데이타 생성 회로에서 제공되는 소정의 데이타를 입력하여 외부로부터 입력되는 제어신호에 의해 소정의 데이타를 선택하여 출력하는 데이타 선택회로와 ; 상기 데이타 선택회로에서 제공되는 데이타를 입력하여 재배열하여 상기 데이타 래치 회로로 입력되는 데이타 순으로 출력하는 데이타 배열회로를 포함하는 이산 코사인 변환장치.
  2. 다수의 데이타를 순차적으로 입력하고 시스템 클럭 신호에 의해 입력되는 데이타를 래치하며, 소정 클럭 신호이후에 래치된 데이타를 일정하게 출력하는 데이타 래치회로와 ; 상기 데이타 래치 회로에서 제공되는 데이타를 입력하여 기설정된 변환계수와 소정의 연산과정을 통해 소정의 데이타를 생성하는 데이타 생성 회로와 ; 상기 데이타 래치 회로에서 출력되는 다수의 데이타중에서 기설정된 데이타를 입력하여 소정의 연산 과정을 통해 데이타 합성하는 데이타 합성 회로와 ; 상기 데이타 합성 회로에서 제공되는 소정의 데이타를 입력하여 외부로부터 입력되는 제어신호에 의해 소정의 데이타를 선택하여 출력하는 데이타 선택회로와 ; 상기 데이타 선택 회로에서 제공되는 데이타를 입력하여 재배열하여 상기 데이타 래치 회로로 입력되는 데이타 순으로 출력하는 데이타 배열회로를 포함하는 역 이산 코사인 변환장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940003303A 1994-02-24 1994-02-24 이산 및 역이산 코사인 변환 장치 KR970003806B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940003303A KR970003806B1 (ko) 1994-02-24 1994-02-24 이산 및 역이산 코사인 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940003303A KR970003806B1 (ko) 1994-02-24 1994-02-24 이산 및 역이산 코사인 변환 장치

Publications (2)

Publication Number Publication Date
KR950026278A true KR950026278A (ko) 1995-09-18
KR970003806B1 KR970003806B1 (ko) 1997-03-21

Family

ID=19377675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940003303A KR970003806B1 (ko) 1994-02-24 1994-02-24 이산 및 역이산 코사인 변환 장치

Country Status (1)

Country Link
KR (1) KR970003806B1 (ko)

Also Published As

Publication number Publication date
KR970003806B1 (ko) 1997-03-21

Similar Documents

Publication Publication Date Title
KR920001518A (ko) 반도체 집적회로
KR970008876A (ko) 펄스폭 변조(pulse width modulation)회로
KR950026278A (ko) 이산 및 역이산 코사인 변환 장치
US4154132A (en) Rhythm pattern variation device
KR960012701A (ko) 디지탈 신호 처리 장치
KR960026743A (ko) 데이타 전송장치
KR100210687B1 (ko) 톤 종류 변경이 가능한 톤 발생 장치
KR970013691A (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기
KR970004842A (ko) 3개 직렬신호의 병렬변환 우선처리 회로
JP3381284B2 (ja) パラメータ書き込み装置
KR970051268A (ko) 반도체 메모리 장치의 내부 클럭 발생 회로
KR920022810A (ko) 고속 해상도 변환 장치
KR940012995A (ko) 톤 발생장치
KR980007753A (ko) 줄길이 부호기의 레벨값 생성장치(A level value generator of a run length encoder)
KR970008874A (ko) 상승/하강 에지 검출장치
KR970056528A (ko) 아날로그 버스/i^2c 버스 프로토콜 변환기
KR920008670A (ko) 음향신호 합성회로
KR960038549A (ko) 데이타 동기 클럭 발생장치
KR940010770A (ko) 종횡비 변환 출력장치
KR920008666A (ko) 전자악기용 음원장치의 악기음 파형 보간장치
KR970051121A (ko) 유호 비트를 사용한 fifo의 empty/full 상태 검출 장치
KR960011762A (ko) 영상 처리 전용 소자의 제어 회로
KR920010417A (ko) 고차 다항식 연산장치
KR930017002A (ko) 오디오 인터페이스 회로
KR890011279A (ko) Cvsd방식에 의한 디지탈 톤 발생방법 및 디지탈 톤 공급회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120702

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee