KR100204483B1 - 줄길이 부호기의 레벨값 생성장치 - Google Patents

줄길이 부호기의 레벨값 생성장치 Download PDF

Info

Publication number
KR100204483B1
KR100204483B1 KR1019960021443A KR19960021443A KR100204483B1 KR 100204483 B1 KR100204483 B1 KR 100204483B1 KR 1019960021443 A KR1019960021443 A KR 1019960021443A KR 19960021443 A KR19960021443 A KR 19960021443A KR 100204483 B1 KR100204483 B1 KR 100204483B1
Authority
KR
South Korea
Prior art keywords
value
signal
level value
level
output
Prior art date
Application number
KR1019960021443A
Other languages
English (en)
Other versions
KR980007753A (ko
Inventor
김종한
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019960021443A priority Critical patent/KR100204483B1/ko
Priority to IN1120CA1997 priority patent/IN192447B/en
Priority to JP15852097A priority patent/JP3865869B2/ja
Priority to US08/876,281 priority patent/US5818363A/en
Priority to CN97112386A priority patent/CN1122417C/zh
Publication of KR980007753A publication Critical patent/KR980007753A/ko
Application granted granted Critical
Publication of KR100204483B1 publication Critical patent/KR100204483B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G06T9/005—Statistical coding, e.g. Huffman, run length coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/93—Run-length coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]

Abstract

본 발명은 줄길이 부호기의 레벨값 생성장치에 관한 것으로, 10 비트 신호인 인트라 디시 계수의 차이값을 12비트 신호로 변환시켜 출력하는 인트라 디시 처리부(210)와; 상기 매 시스템 클럭마다 홀수 계수 (odd_C) 및 짝스 계수(evcen_C)를 각각 입력받아 레벨값을 순서대로 입력하는 한편, 상기 인트라 디시 처리부 (210)에서 출력된 인트라 디시 계수의 차이값을 레벨값으로 입력하는 레벨값 입력부(220); 상기 레벨값 입력부(220)로부터 레벨값을 입력받아 레벨값을 동시에 2개씩(level1,level2) 출력하는 레벨값 출력부(230); 상기 레벨값 입력부(220)와 레벨값 출력부 (230)를 제어하는 제어부(250)를 포함하여 구성되어, 한 클럭마다 두개의 계수를 입력받아 런값을 동시에 2개씩 출력할 수 있는 것이다.

Description

줄길이 부호기의 레벨값 생성장치(A level Value generator or a run length encoder)
제1도는 일반적인 영상 부호기의 개략적인 블록도.
제2도는 본 발명에 따른 줄길이 부호기의 레벨값 생성장치의 블록도.
제3도는 본 발명에 다른 레벨값 생성 장치에 있어서 출력 제어부의 상세 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
210 : 인트라 디시 처리부 219 : 논리곱 게이트
220 : 레벨값 입력부 222 : 제1멀티플렉서
224 : 제2멀티플렉서 226 : 제3멀티플렉서
230 : 레벨값 출력부 232 : 제1래치
234 : 제2래치 236 : 제4멀티플렉서
238 : 제3래치 240 : 제5멀티플렉서
250 : 제어부 252 : 스테이지 신호 생성부
252-1 : 배타논리합 게이트 252-2 : D-플립플롭
254 : 제어신호 생성부
본 발명은 영상 데이터를 압축 전송시에 영상 데이터의 통계적 중복성을 제거하는 줄길이 부호기의 관한 것으로, 좀 더 상세하게는 이산 여현 변환 부호화 (이하, DCT라 칭함) 및 양자화 과정을 거친 DCT 계수값들을 '0'의 값을 갖는 갯수와 바로 연속되는 '0'이 아닌 계수값으로 이루어진 2 차원 심볼로 만드는 줄길이 부호기에 관한 것이다.
일반적으로, 현대 사회를 일컬어 정보화 사회라고 하는바, 처리해야 하는 정보의 양이 나날이 늘어나는 추세이므로 기존의 전송 대역을 효과적으로 이용하기 위해서는 전송하고자 하는 데이터를 압축하여야 한다.
특히 디지털 영상신호의 경우에는 정보량이 매우 방대하기 때문에 정보의 저장과 검색 전송들을 보다 효율적으로 하기 위해서는 영상 데이터를 압축하는 것이 필수적이다.
이러한 이유에서 영상 데이터에 대한 압축 기법들이 많이 개발되어 왔으며, 이러한 영상 데이터압축을 한마디로 요약하면 영상이 갖는 공간적 중복성, 시간적 중복성, 통계적 중복성을 제거함으로써 영상을 표시하는데 필요한 데이터량을 줄이는 것이다.
상기와 같은 영상 데이터 압축 기법은 정지 영상에 존재하는 공간적 중복성을 제거하기 위한 프레임간(intraframe) 부호화와 동영상에 존재하는 시간적 중복성을 제거하기 위한 프레임간(interframe) 부호화로 나눌 수 있다.
상기 공간적 중복성을 제거하기 위한 프레임내 부호화는 변환 부호화의 일종인 이산 여현 변환 부호화 (DCT)및 양자화를 예로 들 수 있으며, 상기 시간적 중복성을 제거하여 위한 프레임간 부호화의 일예로는 시간적으로 인접한 두 화면간의 움직임을 추정하여 보상함으로써 시간적인 중복성을 제거하는 움직임 추정 보상 부호화(motion esimation/compensation coding)를 들 수 있다.
그리고, 상기 DCT 및 양자화 과정을 거친 DCT 계수값들을 엔트로피 보호화하여 통계적 중복성(statistical redundancy)을 제거하는 것이다.
즉, 상기 엔트로피 부호화는 양자화된 화소의 발생빈도가 다르게 분포되어 있으며 그들의 엔트로피가 B 보다 작다면 Bbpp 보다 작은 코드가 존재한다는 통계적 특성을 이용하여 비트 발생율을 최소로 감축시키기 위한 무손실 보호화 알고리즘을 말한다.
이러한 엔트로피 부호화 기법에는 줄길이 부호화(Run Length Coding : RLC) 기법과, 허프만 부호화 기법을 이용한 가변장 부호화 (Variable Lengh Coding : VLC) 기법 및 비트 프레인 부호화(Bit Plane Coding : BPC) 기법 등 여러가지가 있으나 줄길이 부호화 및 가변장 부호화 기법이 가장 널리 이용되고 있다.
상기 줄길이 부호화는 주로 이산여현부호화(DCT)와 같은 변환 부호화의 압축 효율을 증가시키기 위해 사용되는 것으로 DCT 계수들은 일반적으로 대부분의 에너지가 낮은 주파수에 집중되고 높은 주파수 성분들은 거의 '0'에 가까운 값을 갖게 됨에 따라 지그-재그 주사(zig-zag scan)를 하여 가능한 한 긴 '0'의 1 차원 데이터 열로 만든 다음 계속되는 '0'의 갯수와 바로 연속되는 '0' 아닌 계수값으로 구성된 2차원 심볼을 만드는 것이다.
그리고, 상기 가변장 부호화는 부호화되는 심볼의 확률적 분포에 따라 자주 발생되는 심볼에는 작은 비트를 활당하고 발생 빈도가 낮은 심볼에 대해서는 많은 비트를 할당하여 전체적으로 비트 발생율을 최소화하는 기법으로서, 이러한 가변장 부호화에는 여러가지 종류가 있으나 현재에는 구현이 용이한 허프만 부호화가 가장 널리 사용되고 있다.
한편, 제1도는 일반적인 영상 부호기의 구성을 개략적으로 나타낸 블록도로서, H.261, MPEG-1, MPEG-2 등의 많은 표준화된 부호기에서 사용되는 것이다.
즉, 이산 여현 변환부(DCT)(1)에서는 픽셀간의 상관성을 제거하기 위하여 프레임간 차 영상을 예를 들면, 8×8 픽셀의 블록으로 이산 여현 변환하여 이산 여현 변환 계수(DCT 계수)를 출력하고 양자화기(2)에서는 상기 이산여현변환부(1)에서 출력되는 프레임간 차 영상의 이산 여현변환 계수 (DCT 계수)를 소정의 양자화 스텝 사이즈로 양자화하여 출력한다.
상기 양자화기(2)에서 양자화된 DCT 계수는 지그-재그 스캐닝 과정을 거쳐 1차원 데이터 열로 변환되어 줄길이 부호기(3)로 입력되고 상기 줄길이 부호기(3)는 지그-재그 스캐닝된 DCT 계수를 줄길이 부호화한 다음 가변장 보호기(4)로 입력하며, 상기 가변장 부호기(4)는 상기 줄길이 부호기(3)에서 줄길이 부호화된 데이터를 허프만 테이블에 의해 가변장 부호한 다음 버퍼(도시하지 않음)로 출력하는 것이다.
이때, 상기 줄길이 부호기(3)는 입력된 데이터가 Intra DC 계수인 경우에는 DC 크기 (DC size)와 DC 차이 (DC difference)를 출력하고 그 외의 나머지 계수는 계속되는 '0'의 갯수와 바로 연속되는 '0'이 아닌 계수값으로 구성된 (런, 레벨)의 2 차원 심볼을 만들어 출력한다.
즉, 상기 Intra DC 계수의 경우에는 이웃하는 블록의 DC 계수간의 차이 값을 부호화는 것으로, DC 크기와 DC 차이로 나누어져 부호화 되는데 DC크기가 '0'이면 DC크기의 코드만 전송되고, DC의 크기가 '0'이 아니면 그 뒤에 DC 크기의 비트수 만큼 DC 차이값을 전송하는 것이다.
또한 Intra DC계수를 제외한 나머지 계수는 주로 지그-재그 주사를 통하여 1차원으로 정렬한다. 여기서 '0'이 연속적으로 나타나는 갯수(zero-run)와 '0'이 아닌 계수들의 값(lrvel value)을 (런, 레벨)의 2 차원으로 표현한다.
예를 들어, 지그-재그 스캔이 되어, 30, 2, 0, 0, -8, 0, 0, 0, 9 …와 같이 정열된 DCT 계수는 줄길이 부호기(6)를 통하여 (0,30), (0,2), (2,-8), (3,9) …와 같이 표현된다.
그리고 지그-재그 주사된 계수들이 어떤 위치 이후에 계속해서 끝까지 '0'이 발생할 경우는 블록의 끝을 나타내는 EOB(end of block)부호를 추가한다.
또한 상기와 같이 생성된(런, 레벨)값을 선입 선출버퍼(FIFO)에 저장시키기 위한 전송신호를 생성하여야 한다.
상기와 같은 줄길이 부호기는 한 시스템 클럭 마다 한 개의 데이터를 처리하는 HDTV용 엔코더에서는 구현하기가 용이하였다.
그러나 현재 추진 HDTV 용 엔코더에서는한 시스템 클럭에 두개의 데이터를 처리함에 따라 줄길이 부호기도 한 클럭에 두개의 데이터를 입력받아 줄길이 부호화 하도록 구현되어야 한다.
따라서, 본 발명은 한 시스템 클럭 마다 DCT 계수를 두 개 씩 입력받아 레벨값을 동시에 2개씩 출력하는 줄길이 부호기의 레벨값 생성장치를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 줄길이 부호기의 레벨값 생성장치는 10비트 신호인 인트라 디시 계수의 차이값을 12비트 신호로 변환시켜 출력하는 인트라 디시 처리부와; 상기 매 시스템 클럭마다 홀수 계수 짝수 계수를 각각 입력받아 레벨 값을 순서대로 입력하는 한편, 상기 인트라 디시 처리부에서 출력된 인트라 디시 처리부에서 출력된 인트라 디시 계수의 차이값을 레벨값으로 입력하는 레벨값 입력부; 상기 레벨값 입력부로부터 레벨값을 입력받아 레벨값을 동시에 2개씩 출력하는 레벨값 출력부; 상기 레벨값 입력부와 레벨값 출력부를 제어하는 제어부를 포함하여 구성된 것을 특징으로 한다. 따라서 한 시스템 클럭 마다 DCT 계수를 두개씩 입력받아 레벨값을 동시에 2개씩 출력할 수 있는 것이다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명에 따른 줄길이 부호기의 레벨값 생성장치의 블록도로서, 본 발명에 레벨값 생성장치는 인트라 디시 처리부(210)와 레벨값 입력부(220), 레벨값출력부(230) 및, 제어부(250)를 포함하여 구성되어 있다.
상기 인트라 디시 처리부(210)는 10비트 신호인 인트라 다시 계수(intra DC coefficient)의 차이(difference)값을 12비트 신호로 변환시켜 출력하도록 되어 있다.
상기 레벨값 입력부(220)는 상기 메 시스템 클럭마다 홀수 계수(odd_C) 및 짝수 계수(even_C)를 각각 입력받아 레벨값을 순서대로 입력하는 한편, 상기 인트라 디시 처리부(210)에서 출력된 인트라 디시 계수의 차이값을 레벨값으로 입력하도록 되어 있다.
이와 같이 레벨값 입력부(220)는 제1멀티플렉서(222)와, 제2멀티플렉서(224) 및, 제3멀티플렉서(226)로 구성되어 있다.
상기 제1멀티플렉서(220)는 제1선택신호(sell)에 따라 홀수계수(Odd_C)또는 짝수 계수(even_C)를 선택적으로 출력하도록 되어 있다.
또한 상기 제2멀티플렉서(224)는 인트라 블록신호(intra_b)와 블록 시작 신호(block_s)를 논리곱 게이트(219)를 통하여서 논리곱 연산하여 출력된 제어 신호(control)에 따라 1이면 상기 인트라 디시 처리부(210)에서 출력된 인트라 디시 계수의 차이값(diffence)을, 0이면 상기 제1멀티플렉서(222)의 출력값을 선택적으로 출력하도록 되어 있다.
상기 제3멀티플레서(226)는 제2선택신호(s el2)에 따라 홀수계수(odd_C)또는 짝수계수(even_C)를 선택적으로 출력하도록 되어 있다.
또한 상기 레벨값 출력부(230)는 상기 레벨값 입력부(220)으로부터 레벨값을 입력받아 동시에 2개씩(level1,level2)을 출력하도록 되어 있다.
이와 같이 레벨값 출력부(230)는 제1래치(232)와 제2래치(234), 제4멀티플렉서(236), 제3래치(238) 및, 제5멀티플렉서(240)로 구성되어 있다.
상기 제1래치(232)는 제1로드신호(ld_1)에 따라 상기 제2멀티플렉서(224)에서 출력된 값을 래치하여 출력하도록 되어 있고, 상기 제2래치(234)는 제2로드신호(ld_2)에 따라 상기 제1래치(232)에서 출력된 값을 래치하여 출력하도록 되어 있다.
상기 제4멜티플렉서(236)는 제3선택 신호(sel3)에 따라 상기 제1래치(232)와 제2래치(234)에서 출력된 값을 선택하여 제1레벨값(levell)으로 출력하도록 되어 있고 상기 제3래치(238)는 제3로드신호(ld_3)에 따라 상기 제3멀티플렉서(226)에서 출력된 값을 래치하여 출력하도록 되어 있다.
상기 제5멀티플레서(240)는 제4선택신호(sel4)에 따라 상기 제3멀티플렉서(226)에서 출력된 값 또는 상기 제3래치(238)에서 출력된 값을 선택적으로 출력하도록 되어 있다.
그리고, 상기 레벨값 입력부(220) 및 레벨값 출력부(230)를 제어하는 제어부(250)는 제3도에 도시된바와 같이 스테이지신호 생성부(252)와 제어신호 생성부(254)로 이루어지는 한편, 상기 스테이지신호 생성부(252)는 배타 논리합게이트(252-1)와 D-플립플롭(252-2)로 이루어져 있다.
상기 스테이지 신호 생성부(252)는 상기 제어 신호 생성부(254)에서 출력된 토글 신호(toggle_S)와 이전 스테이지 신호(stage_S)를 배타 논리합(XOR)하여 현재 스테이지 신호(stage_S)를 생성하도록 되어 있다.
상기 스테이지신호 생성부(252)의 배타 논리합 게이트(252-1)는 상기 제어 신호생성부(254)에서 출력된 토글신호(toggle_S)와 현재 스테이지 신호(stage_S)를 배타 논리합(XOR)하도록 되어 있으며 D-플립플롭(252-2)은 상기 배타 논리합 게이트(252-1)에서 출력된 스테이지 신호(stage_S)를 지연시켜 상기배타 논리합 게이트(252-1)로 피드백시키도록 되어 있다.
상기 제어 신호 생성부(254)는 제1 및 제2라이트신호(write1,write2)와 스테이지 신호(stage_S)를 입력받아 상기 런값 입력부(220)와 런값 출력부(230)을 제어하기 위한 제1 내지 제4선택신호(sel1,sel2,sel3,sel4)와, 제1 내지 제3로드신호 (ld_1,ld_2,ld_3)및 상기 토글신호(toggle_S)를 생성하도록 되어 있다.
상기와 같이 구성된 본 발명에 따른 줄길이 부호기의 런값 생성장치의 작용 및 효과를 상세히 설명하면 다음과 같다.
인트라 디시(intra_DC) 계수가 입력되면 런, 레벨이 들어갈 자리 즉 첫번째(런,레벨)심볼에 크기값(size)과 차이값(difference)을 넣어 주어야 한다.
이 때 인트라 디시 계수의 크기값은 4비트 신호이고 차이값은 10비트신호인 반면에 런값은 6비트 신호이고 레벨값은 12비트 신호이므로 상기 인트라 디시 계수의 크기값과 차이값을 각각 6비트와 12비트 신호로 변환시켜 주여야 한다.
이와 같은 역할을 하는 것이 인트라 디시 처리부(210)이다.
한편 제어부(250)에 있어서 스테이지 신호(stage_S)를 생성하는 스테이지 신호 생성부(252)는 제어 신호 생성부(254)에서 출력된 토글 신호(toggle_S)와 이전 스테이지 신호(stage_S)를 배타 논리합(XOR)하여 현재 스테이지 신호(Stage_S)를 생성한다.
즉 상기 스테이지신호 생성부(252)의 배타 논리합 게이트(252-1)는 상기 제어신호 생성부(254)에서 출력된 토글신호(toggle_S)와 D-플립플롭(252-2)에서 출력된 스테이지 신호(stage_S)를 배타 논리합(XOR)하여 상기 D-플립플롭(252-2)으로 출력하고 상기 D-플립플롭(252-2)은 상기 배타 논리합 게이트(252-1)에서 출력된 스테이지신호(stage-S)를 자연시켜 상기 배타 논리합 게이트(252-1)로 피트백시키는 것이다.
그리고 제어신호생성부(252)는 상기 제1라이트신호(writel)와 제2라이트신호(writel2) 및 스테이지 신호(stage_S)를 각각 입력받아 상기 런 값 입력부(220)와 런값출력부(230)을 제어하기 위한 제1 내지 제4선택 신호(sel1,sel2,sel3,sel4)와 제1 내지 제3로드호(ld_1,ld_2,ld_3), 및 상기 토글 신호(toggle_S)를 각각 출력한다.
이때 상기 제어신호생성부(254)는 프로그래머블 로직 어레이(PLA)로 구현되는 것이 바람직하며 상기 제어신호 생성부(252)에서 출력되는 각 제어 신호는 하기 표 1에 의해 생성된다.
이때, 상기 제1라이트신호(write1)는 입력된 홀수 계수(odd_C)가 인트라 디시(intra DC)계수인 경우에 계수값에 상관없이 항상 '1'이고 상기 홀수 계수(odd_C)가 인트라 디시 계수(intra DC)가 아닌 경우에는 계수값이 '0'이면, '0', 계수값이 '0'이 아니면 '1'인 신호이다.
그리고, 상기 제2라이트신호(write1)는 입력된 짝수 계수(even_C)의 계수값이 '0'이면 '0' 계수값이 '0'이 아니면 '1'인 신호이다.
한편 상기와 같은 제어부(250)에 의해 제어되는 레벨값 입력부(220)는 상기 매 시스템 클럭마다 홀수 계수(odd_C) 및 짝수 계수(even_C)를 각각 입력받아 레벨값을 순서대로 입력하는 한 편, 상기 인트라 디시 처리부(210)에서 출력된 인트라 디시 계수와 차이값을 레벨값으로 입력한다.
상기와 같은 레벨 입력부(220)에 있어서, 제1멀티플렉서(222)는 상기 제어신호 생성부(254)에서 출력된 제1선택신호(sell)에 따라 홀수계수(odd_C)또는 짝수 계수(even_C)를 선택적으로 제2멀티플렉서(224)로 출력한다.
상기 제2멀티플렉서(224)는 인트라 블록임을 알려주는 인트라 블록신호(intra_b)와 블록의 시작임을 알려주는 블록시작 신호(block_s)를 논리곱 연산한 신호를 제어신호(control)로하여 상기 인트라 디시 처리부(210)에서 출력된 인트라 디시 계수의 차이값(diffence)또는 상기 제1멀티플렉서(222)의 출력값을 선택적으로 제1래치(232)로 출력된다.
즉, 상기 제어신호(contreol)가 '1'이면, 상기 인트라 디시 처리부(210)에서 출력된 인트라 디시 계수의 차이값(diffence)를 선택하여 제1래치(232)로 출력하며 상기 제어신호(control)가 '0'이면 상기 제1멀티플렉서(222)에서 출력된 값을 선택하여 제1래치(232)로 출력하므로써, 블록의 시작에서 첫 번째 레벨값이 들어갈 자리에 인트라 디시 계수의 차이값(difference)이 들어가게 되는 것이다.
그리고 상기 제3멀티플렉서(226)는 제2선택신호(sel2)에 따라 홀수 계수 (odd_C) 또는 짝수계수(even_C)를 선택적으로 제3래치(238)로 출력한다.
또한 상기 레벨값 출력부(230)의 제1래치 (232)는 제1로드 신호(ld_1)에 따라 상기 제2멀티플렉서(224)에서 출력된 값을 래치하여 출력하고, 상기 제2래치(234)는 제2로드신호(ld_2)에 따라 상기 제1래치(232)에서 출력된 값을 레치하여 출력한다.
제4멀티플렉서(236)는 제3선택신호(sel3)에 따라 상기 제1래치(232)와 제 2 래치(234)에서 출력된 값을 선택하여 제1레벨값(level1)으로 출력한다.
즉, 제3선택신호(sel1)이 '1'이면 상기 제1래치(232)에서 출력된 값을 선택하여 출력하고 '0'이면 상기 제2래치(234)에서 출력된 값을 선택하여 출력하는 것이다.
그리고 제3래치(238)는 제3로드신호(ld_3)에 따라 상기 제3멀티플렉서(226)에서 출력된 값을 래치하여 출력한다.
또한 제5멀티플렉서(240)는 제4선택신호(sel4)에서 따라 상기 제3멀티플렉서(226)에서 출력된 값 또는 상기 제3래치(238)에서 출력된 값을 선택적으로 출력한다.
즉, 제1멀티플렉서(222)와 제3멀티플렉서(226)로 입력되는 값을 선택하여 제1래치(232)와 제3래치(238)로 입력한다. 만약 제1래치(232)에 논제로(nonzero)값이 들어 있다면, 다음 논제로 값이 들어 왔을 때는 제3멀티플렉서(226)에서 그 값을 선택하여 제3래치(238)로 입력하는 것이다.
예를 들어, (e1,0),(e2,0)의 값이 입력되었다면 제1멀티플렉서(222)가 el의 값을 선택하여 제1래치(232)에 el의 값이 입력된다.
다음 클럭에 (e2,0)의 값이 입력되면 제1멀티플렉서(222)는 값을 선택하지 않고 제3멀티플렉서(226)는 e2의 값을 선택하여 제3래치(238)에 입력한다.
이와 같이 입력된 홀수 계수(odd_C)와 짝수 계수(even_C)의 논제로 값에 관계없이 들어온 논제로값의 순서대로 제1래치 (232)와 제3래치(238)에 차례대로 입력하는 것이다.
또한 (e1,0), (e2,e3)의 값이 입력되었다고 하면 제1멀티플렉서(222)가 el의 값을 선택하여 제1래치(232)에 넣어주고 제3멀티플렉서(226)는 값을 선택하지 않는다.
다음 클럭에(e2,e3)의 값이 들어 왔을때 제1래치(232)에 들어 있던 el의 값은 제2래치(234)로 입력되고, 제3멀티플렉서(226)는 e2의 값을 선택해 제3래치(238)로 입력하며, 제1멀티플렉서(222)는 e3의 값을 선택하여 제1래치(232)로 입력한다.
다음 클럭에 제4멀티플렉서(236)는 제2래치(234)의 출력값인 el의 값을 선택하여 제1레벨값(level1)으로 출력하고 제3래치(238)의 출력인 e2의 값이 제2레벨값(level2)으로 출력되는 것이다.
한편 상기와 같이 상기 제2래치(234)에 레벨값이 들어 있는 상태에서 논제로값의 계수가 동시에 입력된 경우에는 다음 동작에 영향을 미치게 된다.
예를 들어 (e1,0), (e2,e3)가 차례대로 입력된 경우에는 (e1,e2)가 출력되어야 하나 e2가 제3래치(238)를 거치므로 한 클럭 지연되어 출력된다. 즉 el을 처리하는 시점과 e2, e3를 처리하는 시점이 이러한 문제점이 발생된다.
따라서, 이러한 경우에 제5멀티플렉서(250)가 상기 제3멀티플렉서(226)에서 출력된 값을 선택하여 출력하게 되면 이러한 문제점을 해결할 수 있는 것이다.
이상에서 살펴본 바와 같이 본 발명에 따르면 한 클럭마다 두개의 계수를 입력받아 레벨값을 생성하고 생성된 레벨값을 동시에 2 개씩 출력할 수 있는 것이다.

Claims (5)

10비트 신호인 인트라 디시 계수의 차이값을 12비트 신호로 변환시켜 출력하는 인트라 디시 처리부(210)와; 상기 매 시스템 클럭마다 홀수 계수(odd_C) 및 짝수 계수(even_C)를 각각 입력받아 레벨값을 순서대로 입력하는 한편 상기 인트라 디시 처리부(210)에서 출력된 인트라 디시 계수의 차이값을 레벨값으로 입력하는 레벨값 입력부(220); 상기 레벨값 입력부(220)로부터 레벨값을 입력받아 레벨값을 동시에 2개씩(level1,level2)출력하는 레벨값 출력부(230) 및 ; 상기 레벨값 입력부(220)와 레벨값 출력부(230)를 제어하는 제어부(250)를 포함하여 구성된 것을 특징으로 하는 줄길이 부호기의 레벨값 생성 장치
제1항에 있어서, 상기 제어부(250)가 토글 신호(toggle_S)로부터 스테이지 신호(stage_S)를 생성하는 스테이지신호 생성부(252) 및, 제1 및 제2라이트 신호(write1, write2)와 스테이지신호(stage_S)를 입력받아 상기 레벨값 입력부(220)와 레벨값 출력부(230)을 제어하기 위한 제1 내지 제4선택 신호(sel1,sel2,sel3,sel4)와 제1 내지 제3로드신호(ld_1,ld_2,ld_3) 및 상기 토글신호(toggle_S)를 생성하는 제어신호 생성부(254)를 포함하여 구성된 것을 특징으로 하는 줄길이 부호기의 레벨값 생성장치.
제2항에 있어서, 상기 스테이지 신호 생성부(252)가 상기 제어신호 생성부(254)에서 출력된 토글신호(toggle_S)와 피트백된 스테이지신호(stage_S)를 배타 논리합하여 출력하는 배타 논리합 게이트(252-1)및; 상기 배타 논리합게이트(252-1)에서 출력된 값을 지연시켜 스테이지 신호(stage_S)로 출력하는 D-플립플롭(252-2)을 포함하여 구성된 것을 특징으로 하는 줄길이 부호기의 레벨값 생성장치.
제2항에 있어서 상기 레벨값 입력부(220)가 상기 제1선택신호(sel1)에 따라 홀수계수(odd_C) 또는 짝수 계수(even_C)를 선택적으로 출력하는 제1멀티플렉서 (222)와; 인트라 블록신호(intra_b)와 블록시작 신호(block_s)를 입력받아 논리곱 연산하여 출력된 제어신호(control)에 따라 상기 제어 신호가 '1'이며 상기 인트라 디시 처리부(210)에서 출력된 인트라 디시 계수의 차이값(diffence)을 출력하고 0이면 상기 제1멀티플렉서(222)의 출력값을 선택적으로 출력하는 제2멀티플렉서(224) 및; 상기 제2선택신호(sel2)에 따라 홀수계수(odd_C)또는 짝수계수(even_C)를 선택적으로 출력하는 제3멀티플렉서(226)를 포함하여 구성된 것을 특징으로 하는 줄길이 부호기의 레벨값 생성장치.
제2항에 있어서, 상기 레벨값 출력부(230)가 ,상기 제1로드신호(ld_1)에 따라 상기 제2멀티플렉서(224)에서 출력된 값을 래치하여 출력하는 제1래치(232)와; 상기 제2로드신호(ld_2)에 따라 상기 제1래치(232)에서 출력된 값을 래치하여 출력하는 제2래치(234); 상기 제3선택신호(sel3)에 따라 상기 제1래치(232)와 제2래치(234)에서 출력된 값을 선택하여 제1레벨값(level1)으로 출력하는 제4멀티플렉서(236); 상기 제3로드신호(ld_3)에 따라 상기 제3멀티플렉서(226)에서 출력된 값을 래치하여 출력하는 제3래치(238) 및; 상기 제4선택신호 (sel4)에 따라 상기 제3멀티플렉서(226)에서 출력된 값 또는 상기 제3래치(238)에서 출력된 값을 선택적으로 출력하는 제5멀티플렉서(240)를 포함하여 구성된 것을 특징으로 하는 줄길이 부호기의 레벨값 생성장치.
KR1019960021443A 1996-06-14 1996-06-14 줄길이 부호기의 레벨값 생성장치 KR100204483B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960021443A KR100204483B1 (ko) 1996-06-14 1996-06-14 줄길이 부호기의 레벨값 생성장치
IN1120CA1997 IN192447B (ko) 1996-06-14 1997-06-13
JP15852097A JP3865869B2 (ja) 1996-06-14 1997-06-16 ランレングス符号化装置
US08/876,281 US5818363A (en) 1996-06-14 1997-06-16 Runlength coding apparatus for use in a video signal encoding system
CN97112386A CN1122417C (zh) 1996-06-14 1997-06-16 用于视频信号编码系统的行程长度编码装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960021443A KR100204483B1 (ko) 1996-06-14 1996-06-14 줄길이 부호기의 레벨값 생성장치

Publications (2)

Publication Number Publication Date
KR980007753A KR980007753A (ko) 1998-03-30
KR100204483B1 true KR100204483B1 (ko) 1999-06-15

Family

ID=19461877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960021443A KR100204483B1 (ko) 1996-06-14 1996-06-14 줄길이 부호기의 레벨값 생성장치

Country Status (1)

Country Link
KR (1) KR100204483B1 (ko)

Also Published As

Publication number Publication date
KR980007753A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR0129558B1 (ko) 적응적 가변길이 부호화 방법 및 장치
US5774594A (en) Signal compression device
KR0180169B1 (ko) 가변길이 부호기
US7085424B2 (en) Method and system for compressing motion image information
JP3743837B2 (ja) ランレングス符号器
KR100203246B1 (ko) 고속의 가변장복호화장치
WO2013068731A1 (en) Data encoding and decoding
KR20010110629A (ko) 동화상 정보의 압축 방법 및 그 시스템
JP2000506715A (ja) Ｍｐｅｇ―２ビデオデータ用二重速度可変長デコーダおよび復号化アーキテクチャ
KR100801967B1 (ko) 문맥 기반 적응적 가변 길이 부호화 인코더 및 디코더,문맥 기반 적응성 가변 길이 부호화하는 방법과 복호화하는방법 및 이를 이용한 동영상 전송 시스템.
KR20100089546A (ko) 단계적인 영상 부호화, 복호화 방법 및 장치
JP2007074337A (ja) 符号化装置及び符号化方法
AU2002230101A2 (en) Moving picture information compressing method and its system
KR100204483B1 (ko) 줄길이 부호기의 레벨값 생성장치
KR0166721B1 (ko) 가변장 복호화기
KR100221310B1 (ko) 줄길이 부호기의 전송신호 생성장치
KR100195717B1 (ko) 가변 길이 복호기
KR100204482B1 (ko) 줄길이 부호기의 레벨값 생성장치
KR100210388B1 (ko) 줄길이 부호기의 블록 종료 신호 생성장치
KR100195715B1 (ko) 가변 길이 복호기
KR100195716B1 (ko) 가변 길이 복호기
KR100195720B1 (ko) 가변 길이 복호기용 상태 제어기
KR100210389B1 (ko) 줄길이 부호기
KR100195722B1 (ko) 가변 길이 복호기
KR20060027831A (ko) 신호를 비트 스트림으로 인코딩하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120306

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee