KR100210388B1 - 줄길이 부호기의 블록 종료 신호 생성장치 - Google Patents

줄길이 부호기의 블록 종료 신호 생성장치 Download PDF

Info

Publication number
KR100210388B1
KR100210388B1 KR1019960021445A KR19960021445A KR100210388B1 KR 100210388 B1 KR100210388 B1 KR 100210388B1 KR 1019960021445 A KR1019960021445 A KR 1019960021445A KR 19960021445 A KR19960021445 A KR 19960021445A KR 100210388 B1 KR100210388 B1 KR 100210388B1
Authority
KR
South Korea
Prior art keywords
signal
block end
stage
end signal
block
Prior art date
Application number
KR1019960021445A
Other languages
English (en)
Other versions
KR980007754A (ko
Inventor
김종한
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960021445A priority Critical patent/KR100210388B1/ko
Publication of KR980007754A publication Critical patent/KR980007754A/ko
Application granted granted Critical
Publication of KR100210388B1 publication Critical patent/KR100210388B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/93—Run-length coding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 블록 시작 신호(b_S)가 입력되면 시스템 클럭(clk)을 카운트하여 인에이블신호(enable_S)를 출력하는 카운터(10)와, 상기 인에이블신호(enable_S)를 입력받아 제1블록 종료 신호(EOB1)를 생성하는 제1블록 종료 신호 생성부(20); 상기 인에이블신호(enable_S)를 입력받아 제2블록 종료 신호(EOB2)를 생성하는 제2블록 종료 신호 생성부(30) 및; 한 블록내에 논제로값을 가지는 계수가 홀수개일 경우에 제1블록 종료 신호(EOB1)만 생성하도록 상기 제1 및 제2블록 종료 신호 생성부(20,30)를 제어하는 한편, 한 블록내에 논제로값을 가지는 계수가 짝수개일 경우에는 제2블록 종료 신호(EOB2)만 생성하도록 상기 제1 및 제2블록 종료 신호 생성부(20,30)를 제어하는 제어부(40)를 포함하여 구성되어, 블록 내에서 논제로값을 가지는 계수가 홀수개일 경우와 논제로값을 가지는 계수가 짝수개일 경우에 서로 다른 블록 종료 신호를 출력함으써, 논제로(nonzero)값을 가지는 계수가 홀수개 일 때 그 블록의 마지막 (런, 레벨) 심볼을 다음 블록의 처음 (런, 레벨) 심볼과 같이 출력할 수 있는 것이다.

Description

줄길이 부호기의 블록 종료 신호 생성장치
제1도는 일반적인 영상 부호기의 개략적인 블록도.
제2도는 본 발명에 따른 줄길이 부호기의 블록 종료 신호 생성장치의 블록도.
제3도는 본 발명에 따른 블록 종료 신호 생성장치의 제어부의 상세블록도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 카운터 20 : 제1블록종료신호 생성부
30 : 제2블록종료신호 생성부 40 : 제어부
42 : 스테이지신호 생성부 42-1 : 배타 논리합 게이트
42-2 : D-플립플롭 44 : 토글신호 생성부
본 발명은 영상 데이터를 압축 전송시에 영상 데이터의 통계적 중복성을 제거하는 줄길이 부호기에 관한 것으로, 좀더 상세하게는 줄길이 부호화시에 스캐닝된 DCT 계수가 어떤 위치 이후에 계속해서 끝까지 '0'이 발생할 경우에 블록의 끝을 나타내는 EOB(end of block)신호를 생성하는 줄길이 부호기의 블록 종료 신호 생성장치에 관한 것이다.
일반적으로, 현대 사회를 일컬어 정보화사회라고 하는 바, 처리해야 하는 정보의 양이 나날이 늘어나는 추세이므로, 기존의 전송 대역을 효과적으로 이용하기 위해서는 전송하고자 하는 데이터를 압축하여야 한다.
특히, 디지털 영상신호의 경우에는 정보량이 매우 방대하기 때문에 정보의 저장과 검색, 전송등을 보다 효율적으로 하기 위해서는 영상 데이터를 압축하는 것이 필수적이다.
이러한 이유에서 영상 데이터에 대한 압축 기법들이 많이 개발되어 왔으며, 이러한 영상 데이터 압축을 한마디로 요약하면 영상이 갖는 공간적 중복성, 시간적 중복성, 통계적 중복성을 제거함으로써, 영상을 표시하는데 필요한 데이터량을 줄이는 것이다.
상기와 같은 영상 데이터 압축 기법은 정지 영상에 존재하는 공간적 중복성을 제거하기 위한 프레임내(intraframe) 부호화와 동영상에 존재하는 시간적 중복성을 제거하기 위한 프레임간(interframe) 부호화로 나눌 수 있다.
상기 공간적 중복성을 제거하기 위한 프레임내 부호화는 변환 부호화의 일종인 이산 여현 변환 부호화(DCT) 및 양자화를 예로 들 수 있으며, 상기 시간적 중복성을 제거하기 위한 프레임간 부호화의 일예로는 시간적으로 인접한 두 화면간의 움직임을 추정하여 보상함으로써, 시간적인 중복성을 제거하는 움직임 추정 보상 부호화(motion estimation/compensation coding)를 들 수 있다.
그리고, 상기 DCT 및 양자화 과정을 거친 DCT 계수값들을 엔트로피 부호화하여 통계적 중복성(statistical redundancy)을 제거하는 것이다.
즉, 상기 엔트로피 부호화는, 양자화된 화소의 발생빈도가 다르게 분포되어 있으며 그들의 엔트로피가 B 보다 작다면 Bbps 보다 작은 코드가 존재한다는 통계적 특성을 이용하여 비트 발생율을 최소로 감축시키기 위한 무손실 부호화 알고리즘을 말한다.
이러한 엔트로피 부호화 기법에는 줄길이 부호화(Run Length Coding : RLC) 기법과, 허프만 부호화 기법을 이용한 가변장 부호화(Variable Lengh Coding : VLC) 기법 및, 비트 프레인 부호화(Bit Plane Coding : BPC) 기법 등 여러 가지가 있으나 줄길이 부호화 및 가변장 부호화 기법이 가장 널리 이용되고 있다.
상기 줄길이 부호화는 주로 이산여현부호화(DCT)와 같은 변환 부호화의 압축 효율을 증가시키기 위해 사용되는 것으로, DCT 계수들은 일반적으로 대부분의 에너지가 낮은 주파수에 집중되고 높은 주파수 성분들은 거의 '0'에 가까운 값을 갖게 됨에 따라 지그-재그 주사(zig-zag scan)를 하여 가능한 한 긴 '0'의 1차원 데이터 열로 만든 다음 계속되는 '0'의 갯수와 바로 연속되는 '0'이 아닌 계수값으로 구성된 2차원 심볼을 만드는 것이다.
그리고, 상기 가변장 부호화는 부호화되는 심볼의 확률적 분포에 따라 자주 발생되는 심볼에는 작은 비트를 할당하고, 발생 빈도가 낮은 심볼에 대해서는 많은 비트를 할당하여 전체적으로 비트 발생율을 최소화하는 기법으로서, 이러한 가변장 부호화에는 여러 가지 종류가 있으나, 현재에는 구현이 용이한 허프만 부호화가 가장 널리 사용되고 있다.
한편, 제1도는 일반적인 영상 부호기의 구성을 개략적으로 나타낸 블록도로서, H.261, MPEG-1, MPEG-2 등의 많은 표준화된 부호기에서 사용되는 것이다.
즉, 이산 여현 변환부(DCT)(1)에서는 픽셀간의 상관성을 제거하기 위하여 프레임간 차 영상을 예를 들면, 8×8 필셀의 블록으로 이산 여현 변환하여 이산 여현 변환 계수(DCT 계수)를 출력하고, 양자화기(2)에서는 상기 이산여현변환부(1)에서 출력되는 프레임간 차 영상의 이산 여현 변환 계수(DCT 계수)를 소정의 양자화 스텝 사이즈로 양자화하여 출력한다.
상기 양자화기(2)에서 양자화된 DCT 계수는 지그-재그 스캐닝 과정을 거쳐 1차원 데이터 열로 변환되어 줄길이 부호기(3)로 입력되고, 상기 줄길이 부호기(3)는 지그-재그 스캐닝된 DCT 계수를 줄길이 부호화한 다음 가변장 부호기(4)로 입력하며, 상기 가변장 부호기(4)는 상기 줄길이 부호기(3)에서 줄길이 부호화된 데이터를 허프만 테이블에 의해 가변장 부호한 다음 버퍼(도시하지 않음)로 출력하는 것이다.
이때, 상기 줄길이 부호기(3)는 입력된 데이터가 Intra DC 계수인 경우에는 DC 크기(DC size)와 DC 차이(DC difference)를 출력하고, 그 외의 나머지 계수는 계속되는 '0'의 갯수와 바로 연속되는 '0'이 아닌 계수값으로 구성된 (런, 레벨)의 2차원 심볼을 만들어 출력한다.
즉, 상기 Intra DC 계수의 경우에는 이웃하는 블록의 DC 계수간의 차이값을 부호화화는 것으로, DC크기와 DC 차이로 나누어져 부호화 되는데, DC 크기가 '0'이면 DC 크기의 코드만 전송되고, DC의 크기가 '0'이 아니면 그 뒤에 DC 크기의 비트 수 만큼 DC 차이값을 전송하는 것이다.
또한, Intra DC 계수를 제외한 나머지 계수는 주로 지그-재그 주사를 통하여 1차원적으로 정렬한다. 여기서 '0'이 연속적으로 나타나는 갯수(zero-run)와 '0'이 아닌 계수들의 값(level value)을 (런, 레벨)의 2차원으로 표현한다.
예를 들어, 지그-재그 스캔이 되어, 30, 2, 0, 0,-8, 0, 0, 0, 9···와 같이 정열된 DCT 계수는 줄길이 부호기(6)를 통하여 (0, 30), (0, 2), (2, -8), (3, 9) ···와 같이 표현된다.
그리고, 지그-재그 주사된 계수들이 어떤 위치 이후에 계속해서 끝까지 '0'이 발생할 경우는 블록의 끝을 나타내는 EOB(end of block) 부호를 추가한다.
또한, 상기와 같이 생성된 (런, 레벨)값을 선입 선출 버퍼(FIFO)에 저장시키기 위한 전송신호를 생성하여야 한다.
상기와 같은 줄길이 부호기는 한 시스템 클럭 마다 한 개의 데이터를 처리하는 HDTV 용 엔코더에서는 구현하기가 용이하였다.
그러나, 현재 추진중인 HDTV용 엔코더에서는 한 시스템 클럭에 두 개의 데이터를 처리함에 따라 줄길이 부호기도 한 클럭에 두 개의 데이터를 입력받아 줄길이 부호화하도록 구현되어야 한다.
이러한 줄길이 부호기에서는 통상적으로 (제1런값과, 제1레벨값), (제2런값, 제2레벨값)을 출력함과 더불어 블록 종료 신호(EOB)를 출력하도록 되어 있다.
예를 들어, 입력된 DCT 계수에서 논제로(nonzero)값을 가지는 계수가 홀수개라면 마지막에 '0'이 아닌 (제1런값, 제1레벨값)과 함께 (0, 0)인 (제2런값, 제2레벨값)을 출력함과 더불어 블록 종료 신호(EOB)를 출력하여야 한다.
따라서, 상기 (0, 0)과 같은 불필요한 (런, 레벨)의 2차원 심볼을 출력하게 되므로, 상기 (런, 레벨) 심볼을 저장하는 선입 선출 버퍼(FIFO)의 용량도 증가되어야 하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해소하기 위한 것으로, 블록내에서 논제로값을 가지는 계수가 홀수개일 경우와 논제로값을 가지는 계수가 짝수개일 경우에 서로 다른 블록 종료 신호를 출력함으로써, 논제로(nonzero)값을 가지는 계수가 홀수개 일 때 그 블록의 마지막 (런, 레벨) 심볼을 다음 블록의 처음 (런, 레벨) 심볼과 같이 출력할 수 있는 줄길이 부호기의 블록 종료 신호 생성 장치를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 줄길이 부호기의 레벨값 생성장치는, 블록 시작 신호가 입력되면 시스템 클럭을 카운트하여 인에이블신호를 출력하는 카운터와, 상기 인에이블신호를 입력받아 제1블록 종료 신호를 생성하는 제1블록 종료 신호 생성부; 상기 인에이블신호를 입력받아 제2블록 종료 신호를 생성하는 제2블록 종료 신호 생성부 및; 한 블록내에서 논제로값을 가지는 계수가 홀수개일 경우에 제1블록 종료 신호만 생성하도록 상기 제1 및 제2블록 종료 신호 생성부를 제어하는 한편, 한 블록내에 논제로값을 가지는 계수가 짝수개일 경우에는 제2블록 종료 신호만 생성하도록 상기 제1 및 제2블록 종료 신호 생성부를 제어하는 제어부를 포함하여 구성된 것을 특징으로 한다.
따라서, 블록 내에서 논제로값을 가지는 계수가 홀수개일 경우와 논제로값을 가지는 계수가 짝수개일 경우에 서로 다른 블록 종료 신호를 출력함으로써, 논제로(nonzero)값을 가지는 계수가 홀수개 일 때 그 블록의 마지막 (런, 레벨) 심볼을 다음 블록의 처음 (런, 레벨) 심볼과 같이 출력할 수 있는 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명에 따른 줄길이 부호기의 블록 종료 신호 생성장치의 블록도로서, 본 발명에 전송신호 생성장치는, 카운터(10)와, 제1블록 종료 신호 생성부(20), 제2블록 종료 신호 생성부(30) 및, 제어부(40)를 포함하여 구성되어 있다.
상기 카운터(10)는 블록 시작 신호(b_S)가 입력되면 시스템 클럭(clk)을 카운트하여 카운트값이 32이면 인에이블신호(enable_S)를 출력하도록 되어 있다.
상기 제1블록 종료 신호 생성부(20)는 상기 인에이블신호(enable_S)를 입력받아 제1블록 종료신호(EOB1)를 생성하여 출력하도록 되어 있다.
상기 제2블록 종료 신호 생성부(30)는 상기 인에이블신호(enable_S)를 입력받아 제2블록 종료신호(EOB2)를 생성하여 출력하도록 되어 있다.
상기 제어부(40)는 한 블록에 논제로값을 가지는 계수가 홀수개일 경우에 제1블록 종료 신호(EOB1)을 생성하도록 상기 제1블록 종료 신호 생성부(20)를 제어하고, 한 블록에 논제로값을 가지는 계수가 짝수개일 경우에 제2블록 종료 신호(EOB2)를 생성하도록 상기 제2블록 종료 신호 생성부(30)를 제어하도록 되어 있다.
상기 제어부(40)는 제3도에 도시된 바와 같이, 스테이지신호 생성부(42)와 토글신호 생성부(44)로 이루어지는 한편, 상기 스테이지신호 생성부(42)는 배타 논리합 게이트(42-1)와 D-플립플롭(42-2)으로 이루어져 있다.
상기 스테이지신호 생성부(42)는 상기 토글신호 생성부(44)에서 출력된 토글 신호(toggle_S)와 피드백된 스테이지 신호(stage_S)를 배타 논리합(XOR)하여 스테이지 신호(stage_S)를 생성하도록 되어 있다.
상기 스테이지신호 생성부(42)의 배타 논리합 게이트(42-1)는 상기 제어 신호 생성부(44)에서 출력된 토글신호(toggle_S)와 피드백된 스테이지 신호(stage_S)를 배타 논리합(XOR)하도록 되어 있으며, D-플립플롭(42-2)은 상기 배타 논리합 게이트(42-1)에서 출력된 스테이지 신호(stage_S)를 지연시켜 상기 배타 논리합 게이트(42-1)로 피드백시키도록 되어 있다.
상기 토글신호 생성부(44)는 제1 및 제2라이트신호(write1, write2)와 상기 스테이지 신호(stage_S)를 입력받아 토글신호(toggle_S)를 생성하도록 되어 있다.
상기와 같이 구성된 본 발명에 따른 줄길이 부호기의 블록 종료 신호 생성장치의 작용 및 효과를 상세히 설명하면 다음과 같다.
카운터(10)는 시스템 클럭(clk)을 카운트하여 카운트값이 32가 되면 인에이블 신호(enable_S)를 각각 생성하여 제1블록 종료 신호 생성부(20) 및 제2블록 종료 신호 생성부(30)에 각각 입력한다.
이때, 상기 카운터(10)는 블록 시작 신호(b_S)가 입력되면 리셋되어 32까지 시스템 클럭(clk)을 다시 카운트한다.
상기와 같이 32까지 카운트하는 이유는 한 블록이 64개의 계수값을 가지는 한편, 한 시스템 클럭에 2개의 계수값을 처리하므로 32까지 카운트하게 되면 한 블록이 끝나게 되는 것이다.
그리고, 제1블록 종료 신호 생성부(20)는 상기 인에이블 신호(enable_S)가 입력되면 제1블록 종료 신호(EOB1)를 생성한다.
이때, 상기 제1블록 종료 신호 생성부(20)는 제어부(40)의 스테이지 신호 생성부(42)에서 출력된 스테이지 신호(stage_S)에 따라 제어에 의해 제1블록 종료 신호(EOB1)를 생성하거나 생성하지 않는 것이다.
그리고, 제2블록 종료 신호 생성부(30)는 상기 인에이블 신호(enable_S)가 입력되면 제2블록 종료 신호(EOB2)를 생성한다.
이때, 상기 제2블록 종료 신호 생성부(30)는 상기 제1블록 종료 신호 생성부(20)와 마찬가지로 제어부(40)의 스테이지신호 생성부(42)에서 출력된 스테이지 신호(stage_S)에 따라 상기 제2블록 종료 신호(EOB1)를 생성하거나 생성하지 않는 것이다.
즉, 상기 스테이지 신호(stage_S)가 '1'인 상태에서 인에이블 신호(enable_S)가 입력되면 상기 제1블록 종료 신호 생성부(20)가 제1블록 종료 신호(EOB1)를 생성하여 출력하고, 제2블록 종료 신호 생성부(30)는 제2블록 종료 신호(EOB2)를 생성하지 않는다.
이와 반대로, 상기 스테이지 신호(stage_S)가 '0'인 상태에서 인에이블 신호(enable_S)가 입력되면 상기 제1블록 종료 신호 생성부(20)는 제1블록 종료 신호(EOB1)를 생성하지 않고, 제2블록 종료 신호 생성부(30)는 제2블록 종료 신호(EOB2)를 생성하여 출력한다.
이때, 상기와 같은 스테이지 신호(stage_S)를 생성하는 스테이지 신호 생성부(42)는 배타 논리합 게이트(42-1)와 D-플립플롭(42-2)으로 이루어져, 배타 논리합 게이트(42-1)가 토글신호 생성부(44)에서 출력된 토글신호(toggle_S)와 피드백된 스테이지 신호(stage_S)를 배타 논리합(XOR)하여 D-플립플롭(42-2)로 출력하고, 상기 D-플립플롭(42-2)이 상기 배타 논리합 게이트(42-1)에서 출력된 스테이지 신호(stage_S)를 지연시켜 상기 배타 논리합 게이트(42-1)로 피드백시킨다.
이와 같은 과정에 의해 스테이지 신호(stage_S)가 생성되어 상기 제1블록 종료 신호 생성부(20) 및 제2블록 종료 신호 생성부(30)로 인가되는 것이다.
그리고, 상기 토글신호 생성부(44)는 제1 및 제2라이트신호(write1, write2)와 상기 스테이지신호 생성부(42)에서 출력된 스테이지 신호(stage_S)를 입력받아 토글신호(toggle_S)를 생성하여 상기 스테이지신호 생성부(42)의 배타 논리합 게이트(42-1)로 입력한다.
이러한 토글신호 생성부(44)는 프로그래머블 로직 어레이(PLA)로 구현되는 것이 바람직하며, 상기 토글신호 생성부(44)에서 출력되는 토글신호(toggle_S)는 하기 표 1에 의해 생성된다.
이때, 상기 제1라이트신호(write1)는 입력된 홀수 계수(odd_C)가 인트라 디시(intra DC)계수인 경우에 계수값에 상관없이 항상 '1'이고, 상기 홀수 계수(odd_C)가 인트라 디시 계수(intra DC)가 아닌 경우에는 계수값이 '0'이면 '0', 계수값이 '0'이 아니면 '1'인 신호이다.
그리고, 상기 제2라이트신호(write1)는 입력된 짝수계수(even_C)의 계수값이 '0'이면 '0', 계수값이 '0'이 아니면 '1'인 신호이다.
이상에서 살펴본 바와 같이 본 발명에 따르면, 블록 내에서 논제로값을 가지는 계수가 홀수개일 경우와 논제로값을 가지는 계수가 짝수개일 경우에 서로 다른 블록 종료 신호를 출력함으로써, 논제로(nonzero)값을 가지는 계수가 홀수개 일 때 그 블록의 마지막 (런, 레벨) 심볼을 다음 블록의 처음 (런, 레벨) 심볼과 같이 출력할 수 있는 것이다.

Claims (3)

  1. 블록 시작 신호(b_S)가 입력되면 시스템 클럭(clk)을 카운트하여 인에이블 신호(enable_S)를 출력하는 카운터(10)와, 상기 인에이블 신호(enable_S)를 입력받아 제1블록 종료 신호(EOB1)를 생성하는 제1블록 종료 신호 생성부(20); 상기 인에이블 신호(enable_S)를 입력받아 제2블록 종료 신호(EOB2)를 생성하는 제2블록 종료 신호 생성부(30) 및; 한 블록내에 논제로값을 가지는 계수가 홀수개일 경우에 제1블록 종료 신호(EOB1)만 생성하도록 상기 제1 및 제2블록 종료 신호 생성부(20,30)를 제어하는 한편, 한 블록내에 논제로값을 가지는 계수가 짝수개일 경우에는 제2블록 종료 신호(EOB2)만 생성하도록 상기 제1 및 제2블록 종료 신호 생성부(20,30)를 제어하는 제어부(40)를 포함하여 구성된 줄길이 부호기의 블록 종료 신호 생성 장치.
  2. 제1항에 있어서, 상기 제어부(40)가 토글신호(toggle_S)와 피드백된 스테이지 신호(stage_S)를 배타 논리합하여 스테이지 신호(stage_S)를 생성하고, 생성된 스테이지 신호(stage_S)를 상기 제1 및 제2블록 종료 신호 생성부(20, 30)로 각각 입력하는 스테이지신호 생성부(42) 및, 외부로부터 입력된 제1 및 제2라이트신호(write1, write2)와 상기 스테이지 신호(stage_S)를 입력받아 토글신호(toggle_S)를 생성하여 상기 스테이지신호 생성부(42)로 입력하는 토글신호 생성부(44)를 포함하여 구성된 것을 특징으로 하는 줄길이 부호기의 블록 종료 신호 생성 장치.
  3. 제1항에 있어서, 상기 스테이지신호 생성부(42)가, 상기 토글신호 생성부(44)에서 출력된 토글신호(toggle_S)와 피드백된 스테이지 신호(stage_S)를 배타 논리합하는 배타 논리합 게이트(42-1) 및, 상기 배타 논리합 게이트(42-1)에서 출력된 스테이지 신호(stage_S)를 지연시켜 상기 배타 논리합 게이트(42-1)로 피드백시킴과 더불어 상기 제1 및 제2블록 종료 신호 생성부(20,30)와 토글신호 생성부(44)로 입력하는 D-플립플롭(42-2)을 포함하여 구성된 것을 특징으로 하는 줄길이 부호기의 블록 종료 신호 생성 장치.
KR1019960021445A 1996-06-14 1996-06-14 줄길이 부호기의 블록 종료 신호 생성장치 KR100210388B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960021445A KR100210388B1 (ko) 1996-06-14 1996-06-14 줄길이 부호기의 블록 종료 신호 생성장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960021445A KR100210388B1 (ko) 1996-06-14 1996-06-14 줄길이 부호기의 블록 종료 신호 생성장치

Publications (2)

Publication Number Publication Date
KR980007754A KR980007754A (ko) 1998-03-30
KR100210388B1 true KR100210388B1 (ko) 1999-07-15

Family

ID=19461880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960021445A KR100210388B1 (ko) 1996-06-14 1996-06-14 줄길이 부호기의 블록 종료 신호 생성장치

Country Status (1)

Country Link
KR (1) KR100210388B1 (ko)

Also Published As

Publication number Publication date
KR980007754A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US5640420A (en) Variable length coder using two VLC tables
KR0178198B1 (ko) 영상 신호 부호화 장치
KR0129558B1 (ko) 적응적 가변길이 부호화 방법 및 장치
KR0180169B1 (ko) 가변길이 부호기
JP3992303B2 (ja) 信号圧縮装置と信号伸長装置および信号圧縮方法と信号伸長方法
JP2511788B2 (ja) デジタル通信システム用の可変長符号語復号器
JP3743837B2 (ja) ランレングス符号器
US5742342A (en) Apparatus for encoding an image signal using vector quantization technique
US6011499A (en) Encoding/decoding video signals using multiple run-val mapping tables
KR100210388B1 (ko) 줄길이 부호기의 블록 종료 신호 생성장치
KR100221310B1 (ko) 줄길이 부호기의 전송신호 생성장치
KR0154011B1 (ko) 가변길이 복호화 장치
KR0166721B1 (ko) 가변장 복호화기
KR100251312B1 (ko) 줄길이 부호기의 런값 발생장치
KR100204483B1 (ko) 줄길이 부호기의 레벨값 생성장치
KR100251310B1 (ko) 줄길이 부호기의 전송신호 발생장치
KR100210389B1 (ko) 줄길이 부호기
KR100251311B1 (ko) 줄길이 부호기의 레벨값 발생장치
KR100195726B1 (ko) 줄길이 복호기 초기 구동회로
KR100195717B1 (ko) 가변 길이 복호기
KR100204482B1 (ko) 줄길이 부호기의 레벨값 생성장치
KR100251309B1 (ko) 줄길이 부호기의 종료신호 발생장치
KR100195715B1 (ko) 가변 길이 복호기
KR100195720B1 (ko) 가변 길이 복호기용 상태 제어기
KR100245331B1 (ko) 줄길이 복호기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120413

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130401

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee