KR100251312B1 - 줄길이 부호기의 런값 발생장치 - Google Patents

Abstract

본 발명은 한 시스템 클럭에 한쌍의 픽셀 데이터를 처리하도록 설계된 영상 엔코더에서 시스템 클럭에 따라 홀수 DCT계수와 짝수 DCT계수를 입력받고, 시스템 클럭을 분주한 분주클럭에 따라 줄길이 부호화하여 한쌍의 런값을 출력하도록 된 줄길이 부호기의 런값 발생장치에 관한 것으로, 시스템 클럭에 따라 홀수 DCT 계수 혹은 짝수 DCT 계수를 선택하기 위한 제1 멀티플랙서(304); 제1 멀티플랙서가 출력하는 DCT 계수가 제로인 것을 검출하기 위한 제로계수 검출부(306); 분주클럭에 따라 제로계수 검출부의 출력에서 제로를 카운트하기 위한 런 카운터(308); 제로계수 검출부의 출력을 입력받아 상기 런 카운터의 출력을 분배하기 위한 제어신호를 발생하는 제어신호 발생부(330); 제어신호 발생부의 출력에 따라 카운트값을 분배하는 디멀티플랙서(310); 제어신호 생성부의 출력을 입력받아 제1 및 제2 래치클럭을 발생하는 래치클럭 발생부(322); 제1 래치클럭에 따라 디멀티플랙서의 출력을 래치하는 제1 래치(318); 및 제2 래치클럭에 따라 디멀티플랙서의 출력을 래치하는 제2 래치(320)를 포함한다.

따라서, 본 발명의 런값 발생장치는 하드웨어를 단순화시켜 제조비용을 절감할 수 있는 효과가 있다.

Description

줄길이 부호기의 런값 발생장치 ( A RUN GENERATOR FOR RUN LENGTH CODER )

본 발명은 영상 데이터를 압축 부호화시에 영상 데이터의 통계적 중복성을 제거하기 위한 줄길이 부호기(RUN LENGTH CODER)에 관한 것으로, 좀더 상세하게는 이산 여현 변환 부호화(Discrete Cosine Transform: 이하, DCT라 칭함) 및 양자화 과정을 거친 DCT 계수값들을 '0'의 값을 갖는 계수의 수와 바로 연속되는 '0'이 아닌 계수값으로 이루어진 2차원 심볼로 만드는 줄길이 부호기에 관한 것이다.

일반적으로, 현대 사회를 일컬어 정보화 사회라고 하는 바, 처리해야 하는 정보의 양이 나날이 늘어나는 추세이므로, 기존의 전송 대역을 효과적으로 이용하기 위해서는 전송하고자 하는 데이터를 압축하여야 한다. 특히, 디지탈 영상신호의 경우에는 정보량이 매우 방대하기 때문에 정보의 저장과 검색, 전송등을 보다 효율적으로 하기 위해서는 영상 데이터를 압축하는 것이 필수적이다.

이러한 이유에서 영상 데이터에 대한 압축 기법들이 많이 개발되어 왔으며, 이러한 영상 데이터 압축 기술은 영상신호가 갖는 공간적 중복성, 시간적 중복성, 통계적 중복성을 제거함으로써, 영상을 표시하는데 필요한 데이터량을 줄이는 것이다.

상기와 같은 영상 데이터 압축 기법은 정지 영상(동일 프레임 내)에 존재하는 공간적 중복성을 제거하기 위한 프레임내(intraframe) 부호화와, 동영상(연속되는 프레임들간)에 존재하는 시간적 중복성을 제거하기 위한 프레임간(interframe) 부호화로 나눌 수 있다.

상기 공간적 중복성을 제거하기 위한 프레임내 부호화는 변환 부호화(transform coding)의 일종인 이산 여현 변환 부호화(DCT) 및 양자화를 예로 들 수 있으며, 상기 시간적 중복성을 제거하기 위한 프레임간 부호화의 일 예로는 시간적으로 인접한 두 화면간의 움직임을 추정하여 보상함으로써, 시간적인 중복성을 제거하는 움직임 추정/보상 부호화(motion estimation/compensation coding)를 들 수 있다.

그리고, 상기 DCT 및 양자화 과정을 거친 DCT 계수값들을 엔트로피 부호화하여 통계적 중복성(statistical redundancy)을 제거하는 것이다. 즉, 상기 엔트로피 부호화(entropy coding)는, 양자화된 화소의 발생빈도가 다르게 분포되어 있으므로 통계적 특성을 이용하여 비트 발생율을 최소로 감축시키기 위한 무손실 부호화 알고리즘을 말한다.

이러한 엔트로피 부호화 기법에는 줄길이 부호화(Run Length Coding : RLC) 기법과, 허프만 부호화 기법을 이용한 가변장 부호화(Variable Length Coding : VLC) 기법 및, 비트 프레인 부호화(Bit Plane Coding : BPC) 기법 등 여러가지가 있으나 줄길이 부호화 및 가변장 부호화 기법이 널리 이용되고 있다.

여기서, 줄길이 부호화(RLC)는 주로 이산 여현 변환 부호화(DCT)와 같은 변환 부호화의 압축 효율을 증가시키기 위해 사용되는 것이다. 일반적으로 영상신호가 DCT변환되어 생성된 DCT 계수들을 살펴보면 대부분의 에너지가, 낮은 주파수 계수에 집중되고 높은 주파수 계수들은 거의 '0'에 가까운 값을 갖게 되는 것을 알 수 있다. 따라서 양자화된 DCT계수들을 지그-재그 스캔(zig-zag scan)하여 낮은 주파수부터 높은 주파순으로 정렬하면, 상대적으로 긴 '0'의 1차원 데이터 열이 만들어진다. RLC는 상기와 같이 만들어진 데이터 열에서 계속되는 '0'의 갯수와 바로 연속되는 '0'이 아닌 계수값으로 구성된 (런,레벨)의 2차원 심볼을 만드는 것이다.

상기 줄길이 부호화는 주로 이산여현 부호화(DCT)와 같은 변환 부호화의 압축 효율을 증가시키기 위해 사용되는 것

으로, DCT 계수들은 일반적으로 대부분의 에너지가 낮은 주파수에 집중되고 높은 주파수 성분들은 거의 '0'에 가까운 값을 갖게 됨에 따라 지그-재그 주사(zig-zag scan)를 하여 가능한 한 긴 '0'의 1차원 데이터 열로 만든 다음 계속되는 '0'의 갯수와 바로 연속되는 '0'이 아닌 계수값으로 구성된 2차원 심볼을 만드는 것이다.

그리고, 상기 가변장 부호화는 부호화되는 심볼의 확률적 분포에 따라 자주 발생되는 심볼에는 작은 비트를 할당하고, 발생 빈도가 낮은 심볼에 대해서는 많은 비트를 할당하여 전체적으로 비트 발생율을 최소화하는 기법이다. 이러한 가변장 부호화에는 여러가지 종류가 있으나, 현재에는 구현이 용이한 허프만 부호화가 널리 사용되고 있다.

한편, 제 1 도는 일반적인 영상 부호기의 구성을 개략적으로 나타낸 블록도로서, H.261, MPEG-1, MPEG-2 등의 많은 표준화된 부호기에서 사용되는 것이다. 즉, 이산 여현 변환부(DCT)(11)에서는 픽셀간의 상관성을 제거하기 위하여 프레임간 차 영상을 예를 들면, 8??8 픽셀의 블록으로 이산 여현 변환하여 이산 여현 변환 계수(DCT 계수)를 출력하고, 양자화기(12)에서는 상기 이산여현변환부(11)에서 출력되는 프레임간 차 영상의 이산 여현 변환 계수(DCT 계수)를 소정의 양자화 스텝 사이즈로 양자화하여 출력한다.

상기 양자화기(12)에서 양자화된 DCT 계수는 지그재그 스캐닝부(13)에서 지그-재그 스캐닝 과정을 거쳐 1차원 데이터 열로 변환되어 줄길이 부호기(14)로 입력되고, 상기 줄길이 부호기(14)는 지그-재그 스캐닝된 DCT 계수를 줄길이 부호화한 다음 가변장 부호기(15)로 출력한다. 상기 가변장 부호기(15)는 상기 줄길이 부호기(14)에서 줄길이 부호화된 데이터를 허프만 테이블에 의해 가변장 부호한 다음 버퍼(도시하지 않음)로 출력하는 것이다.

이때, 상기 줄길이 부호기(14)는 입력된 데이터가 Intra DC 계수인 경우에는 DC 크기(DC size)와 DC 차이(DC difference)를 출력하고, 그 외의 나머지 계수는 계속되는 '0'의 갯수와 바로 연속되는 '0'이 아닌 계수값으로 구성된 (런, 레벨)의 2차원 심볼을 만들어 출력한다. 즉, 상기 Intra DC 계수의 경우에는 이웃하는 블록의 DC 계수간의 차이값을 부호화하는 것으로, DC 크기와 DC 차이로 나누어져 부호화 되는데, DC 크기가 '0'이면 DC 크기의 코드만 전송되고, DC의 크기가 '0'이 아니면 그 뒤에 DC 크기의 비트 수 만큼 DC 차이값을 전송하는 것이다.

또한, Intra DC 계수를 제외한 나머지 계수는 주로 지그-재그 주사를 통하여 1차원으로 정렬한다. 여기서 '0'이 연속적으로 나타나는 갯수(zero-run)와 '0'이 아닌 계수들의 값(level value)을 (런, 레벨)의 2차원으로 표현한다. 예를 들어, 지그-재그 스캔이 되어, 30, 2, 0, 0, -8. 0, 0, 0, 9 ??????와 같이 정렬된 DCT 계수는 줄길이 부호기(14)를 통하여 (0, 30), (0, 2), (2, -8), (3, 9) ?????? 와 같이 표현된다.

그리고, 지그-재그 주사된 계수들이 어떤 위치 이후에 계속해서 끝까지 '0'이 발생할 경우는 블록의 끝을 나타내는 EOB(end of block) 부호를 추가한다. 또한, 상기와 같이 생성된 (런, 레벨)값을 선입 선출 버퍼(FIFO)에 저장시키기 위한 전송신호를 생성하여야 한다.

상기와 같은 영상 부호화기에서 한 시스템 클럭에 두 픽셀씩 처리하기 위한 종래의 줄길이 부호기는 도 2에 도시된 바와 같이, 계수입력부(21), 런값 계산부(22), 런값 출력부(23), 인트라 디시 검출부(25), 인트라 디시 처리부(26), 출력제어부(24)로 구성되어 있다. 도 2를 참조하면, 계수입력부(21)는 홀수 DCT 계수 및 짝수 DCT 계수를 입력받아 DCT 계수값이 0인지를 판단하여 0이면 0, 0이 아니면 1을 각각 출력한다. 런값 계산부(22)는 계수입력부(21)의 출력에서 제로를 카운트하여 그 수를 각각 런값으로서 출력하고, 런값 출력부(23)는 인트라 디시 검출부(25)에서 인트라 디시가 검출되면 런값 출력부(23)로 하여금 인트라 디시 처리부(26)의 출력을 선택하게 한다. 런값 출력부(23)는 런값 계산부(22)의 출력을 출력제어부(24)의 제어신호에 따라 래치하여 FIFO를 통해 가변장 부호기측으로 출력한다.

그런데 이러한 종래의 런값 발생장치는 한쌍의 DCT계수를 처리하기 위하여 병렬 구조로 홀수 DCT 계수와 짝수 DCT 계수를 각각 처리하므로써 하드웨어구조가 복잡해지는 문제점이 있다.

이에 본 발명은 상기와 같은 종래의 문제점을 해소하기 위하여 안출된 것으로, 하나의 시스템 클럭에 2개의 픽셀들을 처리함에 있어서 시스템 클럭보다 적어도 2배 이상 빠른 클럭을 이용하여 동일한 구성에서 픽셀들을 각각 처리하므로써 종래와 동일한 처리속도를 유지하면서도 하드웨어 구조를 간략히 할 수 있는 런값 발생장치를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 장치는, 한 시스템 클럭에 한쌍의 픽셀 데이터를 처리하도록 설계된 영상 엔코더에서 상기 시스템 클럭에 따라 홀수 DCT계수와 짝수 DCT계수를 입력받고, 상기 시스템클럭을 분주한 분주클럭에 따라 줄길이 부호화하여 한쌍의 런값을 출력하도록 된 줄길이 부호기의 런값 발생장치에 있어서, 상기 시스템 클럭에 따라 홀수 DCT 계수 혹은 짝수 DCT 계수를 선택하기 위한 제1 멀티플랙서; 상기 제1 멀티플랙서가 출력하는 DCT 계수가 제로인 것을 검출하기 위한 제로계수 검출부; 상기 분주클럭에 따라 상기 제로계수 검출부의 출력에서 제로를 카운트하기 위한 런 카운터; 상기 제로계수 검출부의 출력을 입력받아 상기 런 카운터의 출력을 분배하기 위한 제어신호를 발생하는 제어신호 발생부; 상기 제어신호 발생부의 출력에 따라 카운트값을 분배하는 디멀티플랙서; 상기 제어신호 생성부의 출력을 입력받아 제1 및 제2 래치클럭을 발생하는 래치클럭 발생부; 상기 제1 래치클럭에 따라 상기 디멀티플랙서의 출력을 래치하는 제1 래치; 및 상기 제2 래치클럭에 따라 상기 디멀티플랙서의 출력을 래치하는 제2 래치를 포함하는 것을 특징으로 한다.

도 1은 일반적인 영상부호기를 도시한 블록도,

도 2는 종래의 줄길이 부호기의 런값 발생장치를 도시한 블록도,

도 3은 본 발명에 따른 줄길이 부호기의 런값 발생장치를 도시한 블록도,

도 4는 본 발명에 따른 런값 발생장치의 동작을 설명하기 위한 타이밍도이다.

*도면의 주요부분에 대한 부호의 설명

302: 클럭발생부 304: 제1 멀티플랙서

306: 제로계수 검출부 308: 런 카운터

310: 디멀티플랙서 312: 제2 멀티플랙서

314: 제1 버퍼 316: 제2 버퍼

318: 제1 래치 320: 제2 래치

322: 래치클럭 발생부 326: 인트라 디시 검출부

324: 인트라디시 처리부 330: 제어신호 생성부

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.

도 1은 본 발명이 적용될 수 있는 영상 엔코더의 전체 블록도인데, 이 영상 엔코더는 DCT(11), 양자화기(12), 지그재그 스캐닝부(13), 줄길이 부호기(14), 가변장 부호기(15)를 포함하고 있다. 본 발명의 실시예에서 지그재그 스캐닝부(13)는 양자화된 DCT계수를 지그재그 스캐닝하고, 줄길이 부호기(14)는 한쌍의 픽셀을 순차적으로 입력받아 (런,레벨)쌍을 생성한 후 가변장 부호기(15)로 출력한다. 통상 런값 발생장치로 입력되는 DCT 계수는 입력 픽셀이 8x8 블럭 단위로 이산여현 변환된 후 양자화기(12)에서 양자화되고, 지그재그 스캔되어 한 시스템 클럭에 2 픽셀씩 입력되는 DCT계수이다. 따라서 한 블록은 64개의 DCT계수로 이루어지고, 32 시스템 클럭에 의해 한 블록의 픽셀들이 처리된다.

도 3은 본 발명에 따른 런값 발생장치를 도시한 블록도이다. 본 발명의 런값 발생장치는 도 3에 도시된 바와 같이, 클럭발생부(302), 제1 멀티플랙서(304), 제로계수 검출부(306), 런 카운터(308), 디멀티플랙서(310), 제2 멀티플랙서(312), 제1 버퍼(314), 제2 버퍼(316), 제1 래치(318), 제2 래치(320), 래치클럭 발생부(322), 인트라 디시 검출부(326), 인트라 디시 처리부(324), 제어신호 생성부(330)를 포함하고 있다.

도 3에서 클럭발생부(302)는 시스템 클럭을 입력받아 제1 클럭과 제2 클럭을 발생한다. 제1 클럭은 시스템 클럭과 동일한 클럭이고, 제2 클럭은 시스템클럭이 2 분주되어 2배 빠른 클럭이다. 제1 멀티플랙서(304)는 제1 클럭(CLK1)에 따라 홀수 DCT 계수 혹은 짝수 DCT 계수를 입력받는다. 본 발명의 실시예에서는 제1 클럭(CLK1)이 하이이면 홀수 DCT 계수를 입력받아 처리하고, 제 1 클럭(CLK1)이 로우이면 짝수 DCT 계수를 입력받아 처리한다.

제로계수 검출부(306)는 로직회로로 구현되어 제1 멀티플랙서(304)가 출력하는 홀수 DCT 계수 혹은 짝수 DCT 계수가 제로인지를 판단하여 제로이면 0을 출력하고, 제로가 아니면 1을 출력한다. 이때 제1 멀티플랙서(304)는 제1 클럭(CLK1)의 하이동안에는 홀수 DCT 계수를 출력하고, 로우 동안에는 짝수 DCT 계수를 출력하므로, 제로계수 검출부(306)는 제 1 클럭(CLK1)동안에 2개의 입력된 DCT 계수를 하나씩 검사할 수 있어야 한다.

런 카운터(308)는 예컨대 6비트(한 블럭이 64개의 DCT계수로 이루어지므로 런값은 최대 63이 될 수 있다) 바이너리 카운터 구현되어, 제로계수 검출부(306)가 0을 출력하면 이 0을 제2 클럭(CLK2)에 따라 카운트한다. 제어신호 생성부(330)는 1 클럭 이전의 출력값을 제공하기 위한 디플립플롭(334)과, 배타적 오아게이트(332)를 포함하는데, 배타적 오아게이트(332)로는 제로계수 검출부(306)의 출력과 디플립플롭(334)의 출력이 입력된다. 이때 디플립플롭(334)은 배타적 오아게이트(332)의 출력이 연결되어 있으므로 한 클럭 이전의 출력값을 제공하게 된다.

디멀티플랙서(310)는 제어신호 생성부(330)가 출력하는 제어신호에 따라 런 카운터(308)의 출력(즉, 런값)을 제1 버퍼(314) 혹은 제2 버퍼(316)측으로 출력한다. 이때 제1 버퍼(314)로는 제2 멀티플랙서(312)를 통해 전달되는데, 이 제2 멀티플랙서(312)는 인트라 디시 검출부(326)가 인트라 디시를 검출하면, 인트라 디시 처리부(324)가 출력하는 인트라 디시 사이즈신호를 선택하여 제1 버퍼(314)로 출력하고, 인트라 디시가 아니면 디멀티플랙서(310)의 출력을 선택하여 제1 버퍼(314)로 출력한다.

인트라 디시 검출부(326)는 도시되지 않은 엔코더 제어부로부터 입력되는 인트라블록신호와 블록시작신호를 입력받아 인트라 디시 계수(즉, 인트라 부호화된 블록의 첫 번째 DCT 계수)를 검출하면 1을 제2 멀티플랙서(312)로 출력하여 제2 멀티플랙서(312)가 인트라 디시 처리부(324)의 출력을 선택하게 하고, 나머지 DCT 계수에서는 0을 출력하여 디멀티플랙서(310)의 출력을 선택하게 한다. 인트라디시 처리부(324)는 인트라 디시 사이즈신호를 입력받아 디멀티플랙서(310)가 출력하는 런의 비트수와 동일하게 6비트의 인트라 디시 사이즈신호를 제공한다.

래치클럭 발생부(322)는 제어신호 생성부(330)의 출력을 입력받아 제1 런값( run1)과 제2 런값(run2)을 래치하기 위한 래치클럭을 발생한다. 제1 래치(318)는 래치클럭 발생부(322)가 출력하는 제1 래치클럭에 따라 제1 런값을 래치한 후 도시되지 않은 FIFO로 출력하고, 제2 래치(320)는 래치클럭 발생부(322)가 출력하는 제2 래치클럭에 따라 제2 런값을 래치한 후 도시되지 않은 FIFO로 출력한다.

이어서, 상기와 같이 구성되는 런값 발생장치의 전체 동작을 도 4의 타이밍도를 참조하여 설명하면 다음과 같다.

도 4는 ...0,0,0,L1,0,L2,0,0,L3,L4,L5,L6,0....로 연속되는 DCT계수가 (0,0),(0,L1),(0,L2)..순으로 짝을 이루어 런값 발생장치로 입력될 경우에 본 발명에 따라 처리되는 과정을 보여주는 타이밍도이다. 도 4의 (가)는 시스템 클럭과 동일한 제1클럭(CLK1)을 나타내고, 도 4의 (나)는 시스템 클럭이 2 분주되어 시스템 클럭보다 2배 빠른 제2 클럭(CLK2)이다. 도 4의 (다)는 홀수 DCT 계수 입력을 나타내고, (라)는 짝수 DCT 계수 입력을 나타낸다. 도 4의 (마)는 제1 멀티플랙서(304)의 출력으로서, 제1 클럭(CLK1)이 하이일 때 홀수 DCT 계수가 선택되어 나타나고, 제1 클럭(CLK1)이 로우일 때 짝수 DCT 계수가 선택되어 나타난다.

도 4의 (바)는 제로계수 검출부(306)가 출력하는 신호로서, 제1 멀티플랙서(304)의 출력이 0일 경우에 0을 출력하고, 0이 아니면 1을 출력한다. 도 4의 (사)는 런 카운터의 출력으로서, 제로계수 검출부(306)가 출력하는 0을 제2 클럭(CLK2)에 따라 카운트하여 카운트값을 출력한다. 런 카운터의 출력은 제로계수 검출부의 출력이 하이이면 0으로 리셋되고, 0이면 제2 클럭에 따라 이를 카운트하여 1,2,3...으로 중가된다. 도 4의 (아)는 제어신호 생성부(330)에 의해 제공되는 제어신호를 나타내고, 도 4의 (자)는 제1 버퍼(314)의 출력이며, 도 4의 (차)는 제2 버퍼(316)의 출력이다. 도 4의 (카) 및 (타)에서와 같이, 제어신호 생성부(330)의 출력이 로우이면 디멀티플랙서(310)는 제1 버퍼(314)로 카운트값을 전달하고, 하이이면 제2 버퍼(316)로 카운트값을 전달한다. 이때 제2 버퍼(316)에 카운트값이 전달될 동안 제1 버퍼(314)에는 도 4의 (자)에서 점선으로 표시된 바와 같이 이전 카운트값이 계속 유지되고 있으며, 반대로 제1 버퍼(314)에 카운트값이 전달될 동안 제2 버퍼(316)에는 도 4의 (차)에서와 같이 이전 값이 유지되고 있다. 따라서 도 4의 (아)에 도시된 제어신호의 상승에지에서 제1 래치클럭이 발생되도록 하므로써 제1 래치(318)가 제1 버퍼(314)의 출력을 래치하여 FIFO측으로 전달하고, 제어신호의 하강에지에서 제2 래치클럭이 발생되도록 하므로써 제2 래치(320)가 제2 버퍼(316)의 출력을 채치하여 FIFO측으로 전달할 수 있게 한다. 따라서 제1 래치(318)와 제2 래치(320)는 도 4의 (카) 및 (타)에 도시된 바와 같이, 제1 런값과 제2 런값을 ....(3,1), (2,0), (0,0)....으로 출력하게 된다.

이상에서 살펴본 바와 같이, 본 발명에 따른 줄길이 부호기의 런값 발생장치는 시스템 클럭보다 2배 이상 빠른 클럭을 이용하여 한 시스템 클럭에 한 쌍씩 입력되는 픽셀 데이터를 한 픽셀씩 처리하므로써 하드웨어를 단순화시켜 제조비용을 절감할 수 있는 효과가 있다.

Claims (5)

1. 한 시스템 클럭에 한쌍의 픽셀 데이터를 처리하도록 설계된 영상 엔코더에서 상기 시스템 클럭에 따라 홀수 DCT계수와 짝수 DCT계수를 입력받고, 상기 시스템클럭을 분주한 분주클럭에 따라 줄길이 부호화하여 한쌍의 런값을 출력하도록 된 줄길이 부호기의 런값 발생장치에 있어서,

   상기 시스템 클럭에 따라 홀수 DCT 계수 혹은 짝수 DCT 계수를 선택하기 위한 제1 멀티플랙서(304);

   상기 제1 멀티플랙서가 출력하는 DCT 계수가 제로인 것을 검출하기 위한 제로계수 검출부(306);

   상기 분주클럭에 따라 상기 제로계수 검출부의 출력에서 제로를 카운트하기 위한 런 카운터(308);

   상기 제로계수 검출부의 출력을 입력받아 상기 런 카운터의 출력을 분배하기 위한 제어신호를 발생하는 제어신호 발생부(330);

   상기 제어신호 발생부의 출력에 따라 카운트값을 분배하는 디멀티플랙서(310);

   상기 제어신호 생성부의 출력을 입력받아 제1 및 제2 래치클럭을 발생하는 래치클럭 발생부(322);

   상기 제1 래치클럭에 따라 상기 디멀티플랙서의 출력을 래치하는 제1 래치(318); 및

   상기 제2 래치클럭에 따라 상기 디멀티플랙서의 출력을 래치하는 제2 래치(320)를 포함하는 줄길이 부호기의 런값 발생장치.
2. 제1항에 있어서, 상기 줄길이 부호기의 런값 발생장치는 인트라블록신호와 블록시작신호를 입력받아 인트라 디시 계수 입력 타이밍을 검출하는 인트라 디시 검출부(326); 상기 디멀티플랙서와 제1 래치 사이에 위치하여 상기 인트라디시 검출부의 출력에 따라 인트라 디시 계수가 입력되는 타이밍에는 인트라 디시 사이즈신호를 선택하고, 나머지 계수에서는 상기 디멀티플랙서의 츨력을 선택하는 제2 멀티플랙서(312)를 더 구비한 것을 특징으로 하는 줄길이 부호기의 런값 발생장치.
3. 제1항에 있어서, 상기 줄길이 부호기의 런값 발생장치는 상기 디멀티플랙서(310)와 제1 래치(318) 사이에 위치하여 상기 디멀티플랙서(310)의 출력을 일시 저장하는 제1 버퍼(314)와, 상기 디멀티플랙서(310)와 제2 래치(320) 사이에 위치하여 상기 디멀티플랙서(310)의 출력을 일시 저장하는 제2 버퍼(316)를 더 구비한 것을 특징으로 하는 줄길이 부호기의 런값 발생장치.
4. 제1항에 있어서, 상기 제어신호 생성부는 디플립플롭(334)과 배타적 오아 게이트(332)로 이루어진 것을 특징으로 하는 줄길이 부호기의 런값 발생장치.
5. 제1 항에 있어서, 상기 분배클럭은 상기 시스템 클럭이 2분주되어 2배 빠른 클럭인 것을 특징으로 하는 줄길이 부호기의 런값 발생장치.

Images