KR980006413A - 낸드셀 어레이 - Google Patents
낸드셀 어레이 Download PDFInfo
- Publication number
- KR980006413A KR980006413A KR1019960020184A KR19960020184A KR980006413A KR 980006413 A KR980006413 A KR 980006413A KR 1019960020184 A KR1019960020184 A KR 1019960020184A KR 19960020184 A KR19960020184 A KR 19960020184A KR 980006413 A KR980006413 A KR 980006413A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- cell array
- nand
- nand cell
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
- G11C17/123—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices comprising cells having several storage transistors connected in series
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 집적도를 크게 향상시킬 수 있는 낸드셀로세, 워드라인과 액티브 영역을 양방향 즉 X 방향 및 Y 방향으로 배열하여, X 방향의 워드라인에 예로서 Vcc를 인가하여 동작될 때는 Y 방향의 워드라인에는 -Vcc를 인가하여 Y 방향 워드라인 밑에 있는 모든 트랜지스터를 오프시켜서 전류 패스를 차단하고, Y 방향의 워드라인에 Vcc를 인가하여 동작될 때는 X 방향의 워드라인에는 -Vcc를 인가하여 X 방향 워드라인 밑에 있는 모든 트랜지스터를 오프시켜서 전류 패스를 차단한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 낸드셀의 레이아웃도.
제5도는 본 발명의 낸드셀의 구성요소를 대응하는 위치에 회로기호를 사용하여 도시한 회로도.
Claims (10)
- 반도체 메모리의 낸드셀 어레이에 있어서, 다수의 모스트랜지스터가 직렬로 연결되어 구성된 낸드셀 다수개가 제1방향과 제2방향으로 서로 직교하도록 배열된 것이 특징인 낸드셀 어레이.
- 제1항에 있어서, 상기 제1방향 낸드셀은 두 개씩 짝을 이루어 하나의 비트라인에 연결되고, 상기 제2방향 낸드셀들도 두 개씩 짝을 이루어 하나의 비트라인에 연결되는 것이 특징인 낸드셀 어레이.
- 제1항에 있어서, 상기 낸드셀들은 구성하는 트랜지스터들은 엔모스 인핸스먼트트랜지스터 또는 엔모스 디플리션트랜지스터이며 디플리션트랜지스터는 쓰레쉬홀드 전압은 대략 -1 볼트인 것이 특징인 낸드셀 어레이.
- 반도체 메모리의 낸드셀 어레이를 형성하는 방법에 있어서, (1) 스트라이프 형상의 액티브 영역이 제1방향과 제2방향으로 서로 교차하며 배열되도록 필드 절연막을 형성하는 단계;(2) 디를리션트랜지스터가 형성될 부위에 불순물 영역을 형성하는 단계;(3) 제1방향으로 게이트라인을 형성하는 단계;(4) 절연층을 형성한 후 제1방향과는 직교하는 방향으로 제2게이트라인을 형성하는 단계;(5) 제1게이트라인과 제2게이트라인의 측면에 위치하는 모든 액티브 영역에 불순물을 주입하여 소오스 드레인 영역을 형성하는 단계를 포함하여 이루어지는 것이 특징인 낸드셀 어레이 형성 방법.
- 제4항에 있어서, 상기 제(1)단계에서 액티브 영역의 일측 단부는 필드 절연막이 형성되지 아니하여서 액티브 영역 두 개씩 서로 단부에서 연결되도록 형성하는 것이 특징인 낸드셀 어레이 형성방법.
- 제4항에 있어서, 상기 제(2)단계에서 쓰레쉬홀드 전압 조절용 이온 주입을 행한 후에 디플리션트랜지스터 형성을 위한 불순물을 이온 주입 공정으로 실시하는 것이 특징인 낸드셀 어레이 형성방법.
- 제6항에 있어서, 상기 제(2)단계에서 낸드셀에 데이터를 코딩하기 위한 이온 주입 공정까지 실시하는 것이 특징인 낸드셀 어레이 형성방법.
- 제4항에 있어서, 상기 제(4)단계 후에 낸드셀에 데이터를 코딩하기 위한 이온 주입 공정을 추가로 실시하는 것이 특징인 낸드셀 어레이 형성방법.
- 제4항에 있어서, 상기 제(4)단계 후에 절연층을 형성하고 콘택홀을 연 후, 도전 물질을 데포지션하여 패터닝하여 배선을 형성하는 단계를 추가로 실시하는 것이 특징인 낸드셀 어레이 형성방법.
- 제9항에 있어서, 상기 절연층은 실리콘 산화막으로 형성하고, 도전물질은 메탈을 사용하며, 절연층을 형성하고 콘택을 열도 도전층을 형성한 후 패터닝하여 배선층을 형성하는 과정을 2번 되풀이하여 제1배선층과 제2배선층을 형성하는 것이 특징인 낸드셀 어레이 형성방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960020184A KR100210846B1 (ko) | 1996-06-07 | 1996-06-07 | 낸드셀 어레이 |
US08/867,429 US5926415A (en) | 1996-06-07 | 1997-06-06 | Semiconductor memory having NAND cell array and method of making thereof |
JP14879797A JP3537638B2 (ja) | 1996-06-07 | 1997-06-06 | Nandセルアレイ及びその形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960020184A KR100210846B1 (ko) | 1996-06-07 | 1996-06-07 | 낸드셀 어레이 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980006413A true KR980006413A (ko) | 1998-03-30 |
KR100210846B1 KR100210846B1 (ko) | 1999-07-15 |
Family
ID=19460995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960020184A KR100210846B1 (ko) | 1996-06-07 | 1996-06-07 | 낸드셀 어레이 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5926415A (ko) |
JP (1) | JP3537638B2 (ko) |
KR (1) | KR100210846B1 (ko) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6717215B2 (en) * | 2001-06-21 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Memory structures |
US6879525B2 (en) | 2001-10-31 | 2005-04-12 | Hewlett-Packard Development Company, L.P. | Feedback write method for programmable memory |
US6549447B1 (en) * | 2001-10-31 | 2003-04-15 | Peter Fricke | Memory cell structure |
JP2003152117A (ja) * | 2001-11-19 | 2003-05-23 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
US6534841B1 (en) | 2001-12-14 | 2003-03-18 | Hewlett-Packard Company | Continuous antifuse material in memory structure |
US6703652B2 (en) | 2002-01-16 | 2004-03-09 | Hewlett-Packard Development Company, L.P. | Memory structure and method making |
US6559516B1 (en) | 2002-01-16 | 2003-05-06 | Hewlett-Packard Development Company | Antifuse structure and method of making |
US6707087B2 (en) | 2002-06-21 | 2004-03-16 | Hewlett-Packard Development Company, L.P. | Structure of chalcogenide memory element |
US20040001355A1 (en) * | 2002-06-27 | 2004-01-01 | Matrix Semiconductor, Inc. | Low-cost, serially-connected, multi-level mask-programmable read-only memory |
US7005350B2 (en) * | 2002-12-31 | 2006-02-28 | Matrix Semiconductor, Inc. | Method for fabricating programmable memory array structures incorporating series-connected transistor strings |
US7505321B2 (en) * | 2002-12-31 | 2009-03-17 | Sandisk 3D Llc | Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same |
US7233522B2 (en) * | 2002-12-31 | 2007-06-19 | Sandisk 3D Llc | NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same |
US6822903B2 (en) * | 2003-03-31 | 2004-11-23 | Matrix Semiconductor, Inc. | Apparatus and method for disturb-free programming of passive element memory cells |
US7233024B2 (en) | 2003-03-31 | 2007-06-19 | Sandisk 3D Llc | Three-dimensional memory device incorporating segmented bit line memory array |
US6879505B2 (en) * | 2003-03-31 | 2005-04-12 | Matrix Semiconductor, Inc. | Word line arrangement having multi-layer word line segments for three-dimensional memory array |
US7177183B2 (en) | 2003-09-30 | 2007-02-13 | Sandisk 3D Llc | Multiple twin cell non-volatile memory array and logic block structure and method therefor |
US7023739B2 (en) * | 2003-12-05 | 2006-04-04 | Matrix Semiconductor, Inc. | NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same |
US7221588B2 (en) * | 2003-12-05 | 2007-05-22 | Sandisk 3D Llc | Memory array incorporating memory cells arranged in NAND strings |
US20050128807A1 (en) * | 2003-12-05 | 2005-06-16 | En-Hsing Chen | Nand memory array incorporating multiple series selection devices and method for operation of same |
US7272052B2 (en) * | 2005-03-31 | 2007-09-18 | Sandisk 3D Llc | Decoding circuit for non-binary groups of memory line drivers |
US7359279B2 (en) * | 2005-03-31 | 2008-04-15 | Sandisk 3D Llc | Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers |
US7142471B2 (en) * | 2005-03-31 | 2006-11-28 | Sandisk 3D Llc | Method and apparatus for incorporating block redundancy in a memory array |
US7054219B1 (en) | 2005-03-31 | 2006-05-30 | Matrix Semiconductor, Inc. | Transistor layout configuration for tight-pitched memory array lines |
US11133044B2 (en) * | 2018-06-01 | 2021-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interleaved routing for MRAM cell selection |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07105134B2 (ja) * | 1987-08-28 | 1995-11-13 | 三菱電機株式会社 | 半導体記憶装置 |
JP2728679B2 (ja) * | 1988-06-27 | 1998-03-18 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
JP2772020B2 (ja) * | 1989-02-22 | 1998-07-02 | 株式会社東芝 | Mos型半導体装置 |
JP3109537B2 (ja) * | 1991-07-12 | 2000-11-20 | 日本電気株式会社 | 読み出し専用半導体記憶装置 |
US5369608A (en) * | 1992-10-23 | 1994-11-29 | Samsung Electronics Co., Ltd. | Apparatus for relieving standby current fail of memory device |
KR960012252B1 (ko) * | 1993-03-05 | 1996-09-18 | 삼성전자 주식회사 | 반도체 메모리장치 |
JP2644426B2 (ja) * | 1993-04-12 | 1997-08-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3184045B2 (ja) * | 1994-06-17 | 2001-07-09 | 株式会社東芝 | 不揮発性半導体メモリ |
US5682350A (en) * | 1996-03-29 | 1997-10-28 | Aplus Integrated Circuits, Inc. | Flash memory with divided bitline |
US5835396A (en) * | 1996-10-17 | 1998-11-10 | Zhang; Guobiao | Three-dimensional read-only memory |
-
1996
- 1996-06-07 KR KR1019960020184A patent/KR100210846B1/ko not_active IP Right Cessation
-
1997
- 1997-06-06 US US08/867,429 patent/US5926415A/en not_active Expired - Lifetime
- 1997-06-06 JP JP14879797A patent/JP3537638B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100210846B1 (ko) | 1999-07-15 |
JPH1056086A (ja) | 1998-02-24 |
US5926415A (en) | 1999-07-20 |
JP3537638B2 (ja) | 2004-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR980006413A (ko) | 낸드셀 어레이 | |
US9224496B2 (en) | Circuit and system of aggregated area anti-fuse in CMOS processes | |
US7432552B2 (en) | Body biasing structure of SOI | |
US5300802A (en) | Semiconductor integrated circuit device having single-element type non-volatile memory elements | |
US5081052A (en) | ROM and process for producing the same | |
US5600171A (en) | Mask ROM device | |
US20060023505A1 (en) | Non-volatile semiconductor memory device | |
JPS62276878A (ja) | 半導体記憶装置 | |
KR960036072A (ko) | 반도체 메모리장치 및 그 제조방법 | |
US6486007B2 (en) | Method of fabricating a memory cell for a static random access memory | |
KR0186070B1 (ko) | 반도체 메모리 구조 및 그 제조방법 | |
US6238962B1 (en) | Method of fabricating static random access memory cell with vertically arranged drive transistors | |
US20070158758A1 (en) | Static random access memory and method for manufacturing the same | |
JP2005150677A (ja) | フラッシュメモリ素子の高電圧トランジスタ | |
JPH05218328A (ja) | Nand型マスクrom | |
US5610428A (en) | Semiconductor integrated circuit | |
US6955966B2 (en) | Method of manufacturing non-volatile read only memory | |
KR100521379B1 (ko) | 이이피롬 셀의 제조방법 | |
KR100224713B1 (ko) | 플래쉬 메모리 장치 | |
KR100199274B1 (ko) | 반도체장치 및 그의 제조방법 | |
KR970054531A (ko) | 불휘발성 메모리 장치 | |
JPS62224069A (ja) | 半導体集積回路装置 | |
KR100325697B1 (ko) | 플래쉬 메모리 소자의 제조 방법 및 구동 방법 | |
TW202236268A (zh) | 靜態隨機存取記憶體及其操作方法 | |
JPS628558A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120323 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |