KR100521379B1 - 이이피롬 셀의 제조방법 - Google Patents
이이피롬 셀의 제조방법 Download PDFInfo
- Publication number
- KR100521379B1 KR100521379B1 KR10-2003-0018971A KR20030018971A KR100521379B1 KR 100521379 B1 KR100521379 B1 KR 100521379B1 KR 20030018971 A KR20030018971 A KR 20030018971A KR 100521379 B1 KR100521379 B1 KR 100521379B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- concentration region
- forming
- ion implantation
- conductivity type
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05C—APPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05C7/00—Apparatus specially designed for applying liquid or other fluent material to the inside of hollow work
- B05C7/02—Apparatus specially designed for applying liquid or other fluent material to the inside of hollow work the liquid or other fluent material being projected
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 이이피롬셀을 제조하는 방법에 관한 것으로서, 제1도전형의 반도체기판에 제2도전형의 제1고농도영역과, 터널산화막, 제1폴리실리콘층, 유전막 및 제2폴리실리콘층을 순차적으로 형성하는 제1단계; 상기 메모리트랜지스터와 상기 선택트랜지스터 사이의 위치에서 상기 제1고농도영역의 가장자리에 선택적 이온주입를 행하여 제2도전형의 제1저농도영역을 형성하는 제2단계; 상기 제1저농도영역이 형성된 위치에 선택적 이온주입을 행하여 제2도전형의 제2저농도영역을 형성하는 제3단계; 상기 제1 및 제2폴리실리콘층과 상기 유전막의 측벽에 스페이서를 형성하는 제4단계; 그리고 선택적 이온주입을 행하여 공통소오스 및 드레인영역을 형성함과 동시에 상기 제2저농도영역이 형성된 위치에 제2도전형의 제2고농도영역을 형성하는 제5단계가 순차적으로 진행된다.
Description
본 발명은 반도체소자의 제조방법에 관한것으로, 특히 이이피롬셀을 제조하는 방법에 관한 것이다.
전원이 공급되지 않아도 저장된 데이타가 지워지지않는 불휘발성 메모리소자의 하나인 이이피롬(EEPROM) 셀은, 실질적으로 데이타를 저장하는 메모리 트랜지스터와, 지정된 어드레스에 응답하여 셀을 구동하기 위한 선택트랜지스터로 구성된다.
이이피롬셀의 구조는, 도 1에 보인 바와 같이, 반도체기판 SUB에 공통소오스영역 CS, 드레인영역 D, 그리고 플로팅졍션영역 FJ으로 된 3개의 졍션을 포함하고 있다. 드레인영역 D는 비트라인 BL과 셀을 연결하며, 플로팅졍션 FJ는 선택트랜지스터와 메모리트랜지스터를 전기적으로 연결하는 역할을 한다. 공통소오스영역 CS는 메모리트랜지스터사이에 형성되어 읽기동작시에 셀로 전류를 공급하는 역할을 한다. 도 1에 보인 이이피롬셀 구조에서, 플로팅졍션 FJ와 제1폴리실리콘층 P1사이에는 터널산화막 TO가 개재되어 있으며, 제1폴리실리콘층 P1과 제2폴리실리콘층 P2사이에는 유전막 ONO이 형성되어 있다. 플로팅졍션 FJ의 상부에 위치한 제1폴리실리콘층 P1은 메모리트랜지스터의 플로팅게이트로 되며, 플로팅게이트의 상부에 위치한 제2폴리실리콘층 P2는 제어라인 CL에 연결된다. 드레인영역 D쪽에 위치한 제1폴리실리콘층 P1은 선택트랜지스터의 워드라인 WL이 된다.
여기서, 워드라인 WL과 센스라인사이에 존재하는 플로팅졍션 FJ는, N+ 마스크공정을 진행하여 셀 N+ 영역 CN을 형성한 다음(도 2A 참조), 제1폴리실리콘층 P1과 유전막 ONO 및 제2폴리실리콘층 P2를 적층하고 패터닝한 후(도 2B 및 2C 참조), 높은 이온가속전압의 조건에서 N- 마스크공정(도 2D 참조)에 의한 이온주입을 진행하여 워드라인과 플로팅게이트 사이의 셀 N+ 영역 CN의 가장자리에 저농도의 N- 영역 HVN을 형성함에 의해 완성된다. 즉, 2번의 이온주입 공정(N+ 및 N-)에 의해 플로팅졍션 FJ를 형성한다. N- 영역 HVN을 형성한 후에는, 도 2E에 보인 바와 같이, 산화막 스페이서 SO를 형성한 다음 N+ 이온주입을 행하여 소오스 및 드레인영역을 형성한다.
이와 같이 형성된 플로팅졍션 FJ는 자체의 큰 저항으로 인해 워드라인 WL으로부터 전달된 전압이 감쇄되는 문제점이 있다. 플로팅졍션을 형성하는 N+ 영역을 워드라인 방향으로 최대한 가까이 형성하는 방법을 고려할 수 있다. 그러나, 셀 어레이 구조에서 워드라인들이 홀수번과 짝수번으로 배열되어 서로 마주보고 있기 때문에, 공정 진행 중에 발생될 수 있는 부정합(miss-alignment)으로 인한 워드라인 펀치 쓰루우(punch through)가 발생될 수 있다.
따라서, 본 발명의 목적은 이이피롬셀에서 플로팅졍션의 저항을 낮추는 이이피롬셀의 제조방법을 제공함에 있다.
본 발명의 목적을 달성하기 위하여, 본 발명의 실시예에 의한 이이피롬셀을 제조하는 방법에서는: 제1도전형의 반도체기판에 제2도전형의 제1고농도영역과, 터널산화막, 제1폴리실리콘층, 유전막 및 제2폴리실리콘층을 순차적으로 형성하는 제1단계; 상기 메모리트랜지스터와 상기 선택트랜지스터 사이의 위치에서 상기 제1고농도영역의 가장자리에 선택적 이온주입를 행하여 제2도전형의 제1저농도영역을 형성하는 제2단계; 상기 제1저농도영역이 형성된 위치에 선택적 이온주입을 행하여 제2도전형의 제2저농도영역을 형성하는 제3단계; 상기 제1 및 제2폴리실리콘층과 상기 유전막의 측벽에 스페이서를 형성하는 제4단계; 그리고 선택적 이온주입을 행하여 공통소오스 및 드레인영역을 형성함과 동시에 상기 제2저농도영역이 형성된 위치에 제2도전형의 제2고농도영역을 형성하는 제5단계가 순차적으로 진행된다.
상기 제2고농도영역의 이온농도는 상기 제1고농도영역의 이온농도보다 더 높은 수십 내지 수백배이며, 상기 제3단계에서의 상기 선택적 이온주입이 상기 공통소오스영역에 대하여도 실시된다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면들을 참조하여 상세하게 설명한다.
도 3은 본 발명에 따른 이이피롬셀의 단면구조를 보여준다. 도 3을 참조하면, 본 발명에 따른 이이피롬셀의 플로팅졍션 MFJ에는, 도 1에 보인 종래의 구조의 플로팅졍션 FJ에 포함된 셀 N+ 영역 CN과 N- 영역 HVN에 더하여 저농도의 N- 영역 LDDN과 고농도의 N+ 영역 SDN이 더 형성되어 있다.
고농도 N- 영역 LDDN은 N- 영역 HVN과 동일한 위치에서 마스크 이온주입공정을 통하여 형성된다. 또한, N+ 영역 SDN은 소오스 및 드레인영역을 위한 고농도의 N+ 이온주입을 행할 때 동시에 형성된다. N+ 영역 SDN의 이온농도는 소오스 및 드레인영역의 이온농도와 동일하며 셀 N+ 영역 CN의 이온농도보다 수십 내지 수백배이다.
그러면, 도 3의 이이피롬셀 구조를 형성하기 위한 제조과정을 도 4A 내지 4C를 참조하여 설명한다.
도 4A 내지 4C의 공정들은, 전술한 도 2D에 보인 바와 같이 N- 영역 HVN을 형성한 다음에 진행되는 단계들이다.
도 4A에서, 마스크 M3'를 이용한 이온주입공정에 의해 N- 영역 HVN이 형성된 위치에 추가적으로 저농도의 N- 영역 LDDN을 형성한다. N- 영역 LDDN을 형성할 때, 공통소오스졍션 CS에도 이온주입이 이루어진다. N- 영역 LDDN을 위한 이온주입 후에는 주입된 이온들의 활성화를 위한 드라이브인(drive-in)을 실시한다.
그 다음, 산화막 스페이서 SO를 형성한 다음(도 4B 참조), 도 4C에서 공통소오스 및 드레인영역을 형성하기 위한 N+ 이온주입을 실시한다. 이 때, 이온주입은 공통소오스 및 드레인영역 뿐만 아니라, N- 영역 LDDN이 형성된 위치에도 동일하게 실시된다. 공통소오스 및 드레인영역을 형성하기 위한 N+ 이온의 농도는 셀 N+ 영역 CN보다 훨씬 높은 수십 내지 수백배이므로 플로팅 졍션 MFJ의 저항을 크게 줄일 수 있다.다.
공통소오스 및 드레인영역과 플로졍션 MFJ을 완성한 후에는, 층간절연막을 도포하고 금속배선 형성을 위한 공정을 진행하여 이이피롬셀의 구조를 완성한다.
상술한 실시예에서 보인 본 발명의 수단 또는 방법에 준하여 본 발명의 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위내에서 본 발명의 변형 및 응용이 가능하다.
상술한 본 발명의 실시예에 의하면, 이이피롬셀의 플로팅졍션의 저항을 낮춤으로써 셀의 동작특성을 향상시키는 효과가 있다.
도 1은 종래의 이이피롬셀의 구조도이다.
도 2A 내지 2E는 도 1의 이이피롬셀을 제조하는 과정을 보여주는 공정도들이다.
도 3은 본 발명에 따른 이이피롬셀의 구조도이다.
도 4A 내지 4C는 도 2의 이이피롬셀을 제조하는 과정을 보여주는 공정도들이다.
본 발명에 따른 도면들에서 실질적으로 동일한 구성과 기능을 가진 구성요소들에 대하여는 동일한 참조부호를 사용한다.
Claims (3)
- 메모리트랜지스터 영역과 선택트랜지스터 영역으로 이루어진 이이피롬셀을 제조하는 방법에 있어서:제1도전형의 반도체기판에 제2도전형의 제1고농도영역과, 터널산화막, 제1폴리실리콘층, 유전막 및 제2폴리실리콘층을 순차적으로 형성하는 제1단계;상기 메모리트랜지스터와 상기 선택트랜지스터 사이의 위치에서 상기 제1고농도영역의 가장자리에 선택적 이온주입를 행하여 제2도전형의 제1저농도영역을 형성하는 제2단계;상기 제1저농도영역이 형성된 위치에 선택적 이온주입을 행하여 제2도전형의 제2저농도영역을 형성하는 제3단계;상기 제1 및 제2폴리실리콘층과 상기 유전막의 측벽에 스페이서를 형성하는 제4단계; 그리고선택적 이온주입을 행하여 공통소오스 및 드레인영역을 형성함과 동시에 상기 제2저농도영역이 형성된 위치에 제2도전형의 제2고농도영역을 형성하는 제5단계가 순차적으로 진행됨을 특징으로 하는 이이피롬 셀의 제조방법.
- 제1항에 있어서,상기 제2고농도영역의 이온농도가 상기 제1고농도영역의 이온농도보다 더 높음을 특징으로 하는 이이피롬 셀의 제조방법.
- 제1항에 있어서,상기 제3단계에서의 상기 선택적 이온주입이 상기 공통소오스영역에 대하여도 실시됨을 특징으로 하는 이이피롬 셀의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0018971A KR100521379B1 (ko) | 2003-03-26 | 2003-03-26 | 이이피롬 셀의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0018971A KR100521379B1 (ko) | 2003-03-26 | 2003-03-26 | 이이피롬 셀의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040084139A KR20040084139A (ko) | 2004-10-06 |
| KR100521379B1 true KR100521379B1 (ko) | 2005-10-12 |
Family
ID=37367751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0018971A KR100521379B1 (ko) | 2003-03-26 | 2003-03-26 | 이이피롬 셀의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100521379B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101277147B1 (ko) | 2009-12-10 | 2013-06-20 | 한국전자통신연구원 | 이이피롬 장치 및 그 제조 방법 |
-
2003
- 2003-03-26 KR KR10-2003-0018971A patent/KR100521379B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040084139A (ko) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3201370B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR980006413A (ko) | 낸드셀 어레이 | |
| US7515468B2 (en) | Nonvolatile memory device | |
| US6429073B1 (en) | Methods for manufacturing semiconductor devices having a non-volatile memory transistor | |
| US8013381B2 (en) | Semiconductor device | |
| US9111619B2 (en) | Semiconductor memory devices and methods of manufacturing the same | |
| US20200303383A1 (en) | Semiconductor device | |
| US6777294B2 (en) | Method of forming a select line in a NAND type flash memory device | |
| US6717204B1 (en) | Semiconductor devices having a non-volatile memory transistor | |
| US6611459B2 (en) | Non-volatile semiconductor memory device | |
| KR100521379B1 (ko) | 이이피롬 셀의 제조방법 | |
| US10388660B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20050048113A (ko) | 플래쉬 메모리 소자의 고전압 트랜지스터 | |
| KR20130039795A (ko) | 낸드 플래시 메모리 소자 | |
| KR100650837B1 (ko) | 낸드 플래쉬 메모리 소자 및 그의 제조방법 | |
| US6171907B1 (en) | Method for fabricating tunnel window in EEPROM cell with reduced cell pitch | |
| JP3949749B2 (ja) | フラッシュメモリ装置及びその製造方法 | |
| JP4291076B2 (ja) | 製造工程が簡単なｅｅｐｒｏｍ素子の製造方法 | |
| KR20010045232A (ko) | 플래시 메모리 셀 및 그 제조방법 | |
| KR101874054B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| JPH04230077A (ja) | 半導体記憶装置 | |
| KR100734075B1 (ko) | 플래쉬 메모리 셀의 구조 및 그의 제조 방법 | |
| KR100325697B1 (ko) | 플래쉬 메모리 소자의 제조 방법 및 구동 방법 | |
| KR19990006967A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| JPH11224909A (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |