KR970704243A - 반도체 디바이스를 제조하는 제조방법 - Google Patents

반도체 디바이스를 제조하는 제조방법 Download PDF

Info

Publication number
KR970704243A
KR970704243A KR1019960707271A KR19960707271A KR970704243A KR 970704243 A KR970704243 A KR 970704243A KR 1019960707271 A KR1019960707271 A KR 1019960707271A KR 19960707271 A KR19960707271 A KR 19960707271A KR 970704243 A KR970704243 A KR 970704243A
Authority
KR
South Korea
Prior art keywords
silicon oxide
oxidation
nitrogen
oxide layer
manufacturing
Prior art date
Application number
KR1019960707271A
Other languages
English (en)
Inventor
졸로드 쨜디바 요세
Original Assignee
제이.지.에스 롤페스
필립스 일렉트로닉스 엔. 브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이.지.에스 롤페스, 필립스 일렉트로닉스 엔. 브이. filed Critical 제이.지.에스 롤페스
Publication of KR970704243A publication Critical patent/KR970704243A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Abstract

본 발명은 두개의 전극 영역(4,5) 사이에 얇은 산화 실리콘 층(3)을 구성하는 안티퓨우즈 형태인 프로그램화 가능한 반도체 소자를 제조하는 방법에 관한 것으로, 컨넥션은 이를 전극 영역 사이에 산화막에 의해 전기적으로 차단되어 형성된다. 본 발명에 따른, 질소 침투(9)는 형성되는 산화막의 영역에서 우선 수행되며, 질소를 함유하는 얇은 층이 산화 감소 효과를 가져오도록, 표면에 형성된다. 그때 산화막(3)은 열적 산화 과정을 통해 제공된다. 질소에 의한 층의 산화 감소 효과 때문에, 예를 들어 5nm 두께의 얇은 산화층이 충분히 긴 산화 시간 동안에 재현성있게 얻어진다. 매우 얇은 두께 때문에, 프로그램핑 전압은 10V가 사용가능하다. 획득한 산화막은 부가로 양질의 성질을 띠며 핀홀을 가지지 않는다. 안티퓨우즈는 비소멸성 소거가능한 메모리(EEPORM)과 쉽게 결합하여 예를 들어, 10nm 두께의 산화막 터널(18)이 질소로 도프안된 표면의 일부상에 동일한 산화 단계에서 제공된다.

Description

반도체 디바이스를 제조하는 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 방법에 의해 제조된 제2반도체 디바이스의 단면도

Claims (7)

  1. 실리콘 몸체가 반도체 몸체 위의 표면 영역과 산화 실리콘 층 위에 인가된 전극 사이에 위치 설정된 얇은 산화 실리콘 층으로 구성된 안티퓨우즈 형태인 프로그램화 가능한 소자를 표면에 구비하는 반도체 디바이스를 제조하는 방법에 있어서, 반도체 몸체는 산화 실리콘 층이 열적 산화를 통해 형성된 후, 형성된 산화 실리콘 층 영역에 질소를 도포시킨 것을 특징으로 하는 반도체 디바이스를 제조하는 방법
  2. 제1항에 있어서, 산화는 산화 실리콘 층이 8nm 두께를 가질때까지 계속되는 것을 특징으로 하는 반도체 디바이스를 제조하는 방법
  3. 제2항에 있어서, 산화는 산화 실리콘 층이 6nm 두께를 가질때까지 계속되는 것을 특징으로 하는 반도체 디바이스를 제조하는 방법
  4. 제1항 내지 제3항중 어느 한항에 있어서, 반도체 몸체는 제품 센티미터당 2.1014내지 제곱센티미터당 5.1014개의 농도로 질소 이온의 침투에 의해 도프시키는 것을 특징으로 하는 반도체 디바이스를 제조하는 방법
  5. 제1항 내지 제4항중 어느 한항에 있어서, 반도체 몸체는 산화막 터널에 의해 반도체 몸체로 부터 국부적으로 분리되는 유동 게이트를 가진 전계 효과 트랜지스터의 형태인 비소멸성 메모리 소자를 부가로 구비하며, 질소가 도핑되는 동안 표면이 제공되는 산화막 터널의 영역에서 상기 도핑을 막도록 마스크 씌워지며, 산화 실리콘 층을 얻기 위한 산화 과정과 동시에 또한 산화 터널막을 얻기 위한 산화 과정 동시에 또한 산화 터널막이 안티퓨우즈의 산화 실리콘 층의 두께 보다 더 두껍게 제공되는 것을 특징으로 하는 반도체 디바이스를 제조하는 방법
  6. 제5항에 있어서 질소 원자의 일정 농도가 주어지면 산화 과정이 산화막 터널의 두께가 10nm 두께가 되고 안티퓨우즈의 산화 실리콘 층 두께가 6nm 두께가 되도록 수행되는 것을 특징으로 하는 반도체 디바이스를 제조하는 방법
  7. 제1항 내지 제6항중 어느 한항에 따른 방법에 의해 제조되는 반도체 디바이스
KR1019960707271A 1995-04-21 1996-03-18 반도체 디바이스를 제조하는 제조방법 KR970704243A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP95201019.7 1995-04-21
EP95201019 1995-04-21
PCT/IB1996/000240 WO1996033511A2 (en) 1995-04-21 1996-03-18 Method of manufacturing a progammable semiconductor device in the form of an anti-fuse

Publications (1)

Publication Number Publication Date
KR970704243A true KR970704243A (ko) 1997-08-09

Family

ID=8220212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960707271A KR970704243A (ko) 1995-04-21 1996-03-18 반도체 디바이스를 제조하는 제조방법

Country Status (7)

Country Link
US (1) US5610084A (ko)
EP (1) EP0766870B1 (ko)
JP (1) JPH10502219A (ko)
KR (1) KR970704243A (ko)
DE (1) DE69615776T2 (ko)
TW (1) TW287301B (ko)
WO (1) WO1996033511A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986322A (en) * 1995-06-06 1999-11-16 Mccollum; John L. Reduced leakage antifuse structure
US6103555A (en) * 1996-06-10 2000-08-15 Integrated Device Technology, Inc. Method of improving the reliability of low-voltage programmable antifuse
US5872049A (en) * 1996-06-19 1999-02-16 Advanced Micro Devices, Inc. Nitrogenated gate structure for improved transistor performance and method for making same
US5937303A (en) * 1997-10-29 1999-08-10 Advanced Micro Devices High dielectric constant gate dielectric integrated with nitrogenated gate electrode
US5858840A (en) 1997-12-22 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming sharp beak of poly by nitrogen implant to improve erase speed for split-gate flash
US6188101B1 (en) * 1998-01-14 2001-02-13 Advanced Micro Devices, Inc. Flash EPROM cell with reduced short channel effect and method for providing same
US5972751A (en) * 1998-08-28 1999-10-26 Advanced Micro Devices, Inc. Methods and arrangements for introducing nitrogen into a tunnel oxide in a non-volatile semiconductor memory device
US6235590B1 (en) 1998-12-18 2001-05-22 Lsi Logic Corporation Fabrication of differential gate oxide thicknesses on a single integrated circuit chip
US6255169B1 (en) * 1999-02-22 2001-07-03 Advanced Micro Devices, Inc. Process for fabricating a high-endurance non-volatile memory device
US6096580A (en) * 1999-09-24 2000-08-01 International Business Machines Corporation Low programming voltage anti-fuse
US6753590B2 (en) * 2002-07-08 2004-06-22 International Business Machines Corporation High impedance antifuse
US20040051162A1 (en) * 2002-09-13 2004-03-18 International Business Machines Corporation Structure and method of providing reduced programming voltage antifuse
US7026217B1 (en) * 2003-10-29 2006-04-11 Lsi Logic Corporation Method of forming an antifuse on a semiconductor substrate using wet oxidation of a nitrided substrate
US7420242B2 (en) * 2005-08-31 2008-09-02 Macronix International Co., Ltd. Stacked bit line dual word line nonvolatile memory
US8049299B2 (en) * 2009-02-25 2011-11-01 Freescale Semiconductor, Inc. Antifuses with curved breakdown regions
EP3314647A4 (en) * 2015-06-25 2019-02-20 Intel Corporation CONTROLLED MODIFICATION OF ANTI-SUSTAINABLE PROGRAMMING VOLTAGE

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5951127B2 (ja) * 1974-08-23 1984-12-12 株式会社日立製作所 半導体装置の製造方法
JPS52139371A (en) * 1976-05-17 1977-11-21 Nec Corp Production of semiconductor integrated circuit device
JPS5854638A (ja) * 1981-09-28 1983-03-31 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6258673A (ja) * 1985-09-09 1987-03-14 Fujitsu Ltd 半導体記憶装置
US4757359A (en) * 1986-04-07 1988-07-12 American Microsystems, Inc. Thin oxide fuse
US4774197A (en) * 1986-06-17 1988-09-27 Advanced Micro Devices, Inc. Method of improving silicon dioxide
JPS63205944A (ja) * 1987-02-23 1988-08-25 Matsushita Electronics Corp Ｍｏｓ集積回路の製造方法
JPS63215061A (ja) * 1987-03-04 1988-09-07 Matsushita Electronics Corp 半導体集積回路の製造方法
EP0509631A1 (en) * 1991-04-18 1992-10-21 Actel Corporation Antifuses having minimum areas
JP2905032B2 (ja) * 1992-05-12 1999-06-14 シャープ株式会社 金属配線の製造方法
JPH08502857A (ja) * 1992-08-21 1996-03-26 ジリンクス，インコーポレーテッド アンチヒューズ構造およびその形成方法
JP3102223B2 (ja) * 1993-09-24 2000-10-23 住友金属工業株式会社 シリコン基板の酸化方法

Also Published As

Publication number Publication date
WO1996033511A3 (en) 1996-12-19
WO1996033511A2 (en) 1996-10-24
DE69615776T2 (de) 2002-07-11
US5610084A (en) 1997-03-11
EP0766870B1 (en) 2001-10-10
DE69615776D1 (de) 2001-11-15
JPH10502219A (ja) 1998-02-24
TW287301B (ko) 1996-10-01
EP0766870A2 (en) 1997-04-09

Similar Documents

Publication Publication Date Title
KR970704243A (ko) 반도체 디바이스를 제조하는 제조방법
KR850000775A (ko) 에칭기술
KR910001993A (ko) 반도체장치의 제조방법
KR890003028A (ko) 고저항 다결정 실리콘의 제조방법
JPS62128556A (ja) 半導体装置
KR910020932A (ko) 반도체장치 및 그 제조방법
KR850000786A (ko) 반도체 장치 및 그 제조방법
KR920005242A (ko) 게이트-절연체-반도체의 구조를 가지는 트랜지스터의 제조방법
KR970003719A (ko) 반도체소자의 제조방법
KR900005575A (ko) 반도체기판에 불순물농도가 높고 두께가 저감된 불순물 영역을 갖는 반도체장치의 제조방법
JPH0763060B2 (ja) 半導体装置の製造方法
KR960026459A (ko) 트랜지스터 제조방법
KR960012460A (ko) 반도체소자 및 그 제조방법
KR930017097A (ko) 반도체 장치 및 그 제조방법
KR970054416A (ko) 모스 전계효과 트랜지스터의 제조방법
KR940022871A (ko) 이이피롬(eeprom) 소자의 제조방법
KR950002069A (ko) 박막트랜지스터의 게이트 노드 콘택 형성방법
KR950004529A (ko) 불휘발성 반도체 메모리 소자 및 그 제조방법
KR980005873A (ko) 반도체 장치 및 그 제조방법
JPH03227573A (ja) 半導体記憶装置の製造方法
KR930006948A (ko) 박막트랜지스터에서 선택적인 텅스텐 플러그를 이용한 콘택제조방법
KR910003786A (ko) 게이트전극 형성방법
KR970053003A (ko) 고전압 트랜지스터 제조방법
JPS62120078A (ja) 半導体装置の製造方法
KR970054470A (ko) 디램 셀(DRAM cell) 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application