KR970077623A - 노이즈의 전파없이 서지를 방전시키기 위하여 기능블럭들간에 분배되는 개별전원선을 갖는 반도체 장치 - Google Patents
노이즈의 전파없이 서지를 방전시키기 위하여 기능블럭들간에 분배되는 개별전원선을 갖는 반도체 장치 Download PDFInfo
- Publication number
- KR970077623A KR970077623A KR1019970022318A KR19970022318A KR970077623A KR 970077623 A KR970077623 A KR 970077623A KR 1019970022318 A KR1019970022318 A KR 1019970022318A KR 19970022318 A KR19970022318 A KR 19970022318A KR 970077623 A KR970077623 A KR 970077623A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply line
- field effect
- channel enhancement
- effect transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000007599 discharging Methods 0.000 title claims 15
- 230000001902 propagating effect Effects 0.000 title claims 2
- 230000005669 field effect Effects 0.000 claims abstract 23
- 230000002159 abnormal effect Effects 0.000 claims 25
- 238000000034 method Methods 0.000 claims 1
- 230000000644 propagated effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
본 발명에 따르면, 바람직스럽지 못하게 노이즈를 발생시키는 디지털회로(32c) 및 이 노이즈에 민감한 아날로그 회로(32e)는 단일 반도체 칩(31) 상에 제조되며, 양의 전원선과 접지선(VDD10/GND10)의 제1세트 및 양의 전압공급선과 접지선(VDD10/GND10)의 제2세트 각각을 통하여 전원공급된다; 정상적인 오프형 전계효과 트랜지스터(Qn1/Qn2/Qn3)가 양의 전압공급선과 접지선의 사이에 선택적으로 접속되며, 정전기 서지전압에 반응하여 한쪽으로부터 다른쪽으로 방전시키기 위하여 턴온된다; 그러나, 정상적인 오프형 전계효과 트랜지스터는 노이즈가 존재하면, 턴온되지 않고, 그럼으로서, 정전기 서지 및 노이즈로부터 디지털회로와 아날로그 회로를 보호한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 반도체 집적회로 장치의 회로 배열을 나타내는 블럭도.
Claims (8)
- 제1전원선(32g;55a) 및 제2전원선(32h;56a)를 가지며, 상기 제1전원선 및 상기 제2전원선 중의 하나 이상에 가해지는 노이즈의 원인이 되는 제1기능블럭(32a;52a) ; 제3전원(32i;55b) 및 제4전원선(32j;56b)를 가지며, 상기 노이즈에 민감한 제2기능블럭(32b) ; 제1전원 전위를 상기 제1기능블럭에 인가하기 위하여 상기 제1전원선에 접속되는 제1전원 공급 패드(VDD10;VDD21) ; 상기 제1전원 전위와는 다른 제2전원 전위를 상기 제1기능블럭에 인가하기 위하여 상기 제2전원선에 접속되는 제2전원 공급 패드(GND10 : GND21) ; 제3전원 전위를 상기 제2기능블럭에 인가하기 위하여 상기 제3전원선에 접속되는 제3전원 공급 패드(VDD11;VDD22) ; 상기 제3전원 전위와은 다른 제4전원 전위를 상기 제2기능블럭에 인가하기 위하여 상기 제4전원선에 접속되는 제4전원 공급 패드(GND11 : GND22) ; 및 상기 제1, 제2, 제3 및 제4전원선에 선택적으로 접속되는 방전 수단을 구비하는 반도체 집적회로 장치에 있어서, 상기 방전수단은 상기 제1기능블럭과 상기 제2기능블럭 중의 하나를 통하여 전파되는 비정상 전위의 존재시에 그들 사이에 도전경로를 형성하기 위하여 오프상태로부터 온상태로 변환되는 스위칭수단(35;41;57)들에 의해 구현되며, 상기 스위칭 수단은 상기 제1 및 제2전원선 중의 하나 이상을 통하여 전파되는 상기 노이즈의 존재시에 상기 오프상태를 유지하는 것을 특징으로 하는 반도체 집적회로 장치.
- 제1항에 있어서, 상기 제1, 제2, 제3 및 제4전원선에 각각 제1양의 전압, 전지전압, 제2양의 전압 및 상기 접지전압이 인가되며, 상기 스위칭 수단(35)은, 상기 제2전원선과 상기 제3전원선 사이에 접속되며 턴온이 되도록 상기 비정상 전위에 반응함으로서, 상기 비정상 전위를 상기 제2전원선으로부터 상기 제3전원선으로 방전시키는 제1스위칭 트랜지스터(Qn3) ; 상기 제2전원선과 상기 제4전원선으로 사이에 접속되며, 턴온이 되도록 상기 비정상 전위에 반응함으로서, 상기 비정상 전위를 상기 제2전원으로부터 상기 제4전원선으로 방전시키는 제2스위칭 트랜지스터(Qn1) ; 및 상기 제2전원선과 상기 제4전원선 사이에 접속되며, 턴온이 되도록 상기 비정상 전위에 반응함으로서, 상기 비정상 전위를 상기 제4전원선으로부터 상기 제2전원선으로 방전시키는 제3스위칭 트랜지스터(Qn2)를 포함하는 것을 특징으로 하는 반도체 집적회로 장치.
- 제2항에 있어서, 상기 제1스위칭 트랜지스터, 상기 제2스위칭 트랜지스터 및 상기 제3스위칭 트랜지스터는 각각 제1n채널 인핸스먼트형 전계효과 트랜지스터, 제2n채널 인핸스먼트 전계효과 트랜지스터 및 제3n채널 인핸스먼트형 전계효과 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제3항에 있어서, 상기 스위치 수단(35)은, 상기 제2전원선과 상기 제1n채널 인핸스먼트형 전계효과 트랜지스터의 게이트 전극 사이에 접속되는 제1저항기(R13); 상기 제2전원선과 상기 제2n채널 인핸스먼트형 전계효과 트랜지스터의 게이트 전극 사이에 접속되는 제2저항기(R11); 및 상기 제4전원선과 상기 제3n채널 인핸스먼트형 전계효과 트랜지스터의 게이트 전극 사이에 접속되는 제3저항기(R12)를 추가로 포함하는 것을 특징으로 하는 반도체 집적회로 장치.
- 제1항에 있어서, 상기 제1, 제2, 제3 및 제4전원선에 각각 제1양의 전압, 전지전압, 제2양의 전압 및 상기 전지전압이 인가되며, 상기 스위칭 수단(41;57a)은, 제1전원선과 상기 제3전원선 사이에 접속되며, 턴온이 되도록 상기 비정상 전위에 반응함으로서, 그들 사이에서 상기 비정상 전위를 방전시키는 제1스위칭 트랜지스터(Qp1;Qp12) ; 제1전원선과 상기 제3전원선 사이에 접속되며, 턴온이 되도록 상기 비정상 전위에 반응함으로서, 그들 사이에서 상기 비정상 전위를 방전시키는 제2스위칭 트랜지스터(Qp2;Qp11) ; 제1전원선과 상기 제4전원선 사이에 접속되며, 턴온이 되도록 상기 비정상 전위에 반응함으로서, 그들 사이에서 상기비정상 전위를 방전시키는 제3스위칭 트랜지스터(Qn4;Qn11) ; 제1전원선과 상기 제4전원선 사이에 접속되며, 턴온이 되도록 상기 비정상 전위에 반응함으로서, 그들 사이에서 상기 비정상 전위를 방전시키는 제4스위칭 트랜지스터(Qp3;Qp13) ; 제2전원선과 상기 제3전원선 사이에 접속되며, 턴온이 되도록 상기 비정상 전위에 반응함으로서, 그들 사이에서 상기 비정상 전위를 방전시키는 제5스위칭 트랜지스터(Qp4;Qp17) ; 제2전원선과 상기 제3전원선 사이에 접속되며, 턴온이 되도록 상기 비정상 전위에 반응함으로서, 그들 사이에서 상기 비정상 전위를 방전시키는 제6스위칭 트랜지스터(Qp5;Qn12) ; 제2전원선과 상기 제4전원선 사이에 접속되며, 턴온이 되도록 상기 비정상 전위에 반응함으로서, 그들 사이에서 상기 비정상 전위를 방전시키는 제7스위칭 트랜지스터(Qp6;Qp15) ; 및 제2전원선과 상기 제4전원선 사이에 접속되며, 턴온이 되도록 상기 비정상 전위에 반응함으로서, 그들 사이에 상기 비정상 전위를 방전시키는 제8스위칭 트랜지스터(Qp7;Qp14)를 포함하는 것을 특징으로 하는 반도체 집적회로 장치.
- 제5항에 있어서, 상기 제1스위칭 트랜지스터, 상기 제2스위칭 트랜지스터, 상기 제3스위칭 트랜지스터, 상기 제4스위칭 트랜지스터, 상기 제5스위칭 트랜지스터, 상기 제6스위칭 트랜지스터, 상기 제7스위칭 트랜지스터 및 상기 제8스위칭 트랜지스터는 각각 제1p채널 인핸스먼트형 전계효과 트랜지스터, 제2p채널 인핸스먼트형 전계효과 트랜지스터, 제1n채널 인핸스먼트형 전계효과 트랜지스터, 제3p채널 인핸스먼트형 전계효과 트랜지스터, 제4p채널 인핸스먼트형 전계효과 트랜지스터, 제2n채널 인핸스먼트형 전계효과 트랜지스터, 제3n채널 인핸스먼트형 전계효과 트랜지스터 및 제4n채널 인핸스먼트형 전계효과 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제6항에 있어서, 상기 스위칭 수단은, 상기 제3전원선과 상기 제1p채널 인핸스먼트형 전계효과 트랜지스터의 게이트 전극 사이에 접속되는 제1저항기(R4;R22) ; 상기 제1전원선과 상기 제2p채널 인핸스먼트형 전계효과 트랜지스터의 게이트 전극 사이에 접속되는 제2저항기(R5;R21) ; 상기 제4전원선과 상기 제1n채널 인핸스먼트형 전계효과 트랜지스터의 게이트 전극 사이에 접속되는 제3저항기(R6;R24) ; 상기 제1전원선과 상기 제3p채널 인핸스먼트형 전계효과 트랜지스터의 게이트 전극 사이에 접속되는 제4저항기(R7;R23) ; 상기 제3전원선과 상기 제4p채널 인핸스먼트형 전계효과 트랜지스터의 게이트 전극 사이에 접속되는 제5저항기(R8;R30) ; 상기 제2전원선과 상기 제2n채널 인핸스먼트형 전계효과 트랜지스터의 게이트 전극 사이에 접속되는 제6저항기(R9;R29) ; 상기 제4전원선과 상기 제3n채널 인핸스먼트형 전계효과 트랜지스터의 게이트 전극 사이에 접속되는 제7저항기(R10;R32) ; 및 상기 제2전원선과 상기 제4n채널 인핸스먼트형 전계효과 트랜지스터의 게이트 전극 사이에 접속되는 제8저항기(R11;R31)를 추가로 포함하는 것을 특징으로 하는 반도체 집적회로 장치.
- 제1항에 있어서, 상기 제1기능블럭은 상기 제1 및 제2전원선을 통하여 전원공급되는 하나 이상의 디지털회로(32c;52d) 및 제1신호패드, 상기 하나 이상의 디지털 회로와 상기 제2전원선 사이에 접속되어 상기 비정상 전위를 상기 제2전원선을 방전시키는 보호회로(32e;52g)를 포함하고, 상기 제2기능블럭은 상기 제3 및 제4전원선을 통하여 전원공급되는 하나 이상의 아날로그 회로(32d;52e) 및 하나 이상의 제2신호패드, 상기 제4전원선과 상기 하나 이상의 아날로그 회로 사이에 접속되어 상기 비정상 전압을 상기 제4전원선으로 방전시키는 하나 이상의 보호회로(32f;52h)를 포함하는 것을 특징으로 하는 반도체 집적회로 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8136694A JPH09321225A (ja) | 1996-05-30 | 1996-05-30 | 半導体集積回路装置 |
JP96-136694 | 1996-05-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970077623A true KR970077623A (ko) | 1997-12-12 |
Family
ID=15181295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970022318A KR970077623A (ko) | 1996-05-30 | 1997-05-30 | 노이즈의 전파없이 서지를 방전시키기 위하여 기능블럭들간에 분배되는 개별전원선을 갖는 반도체 장치 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0810708A3 (ko) |
JP (1) | JPH09321225A (ko) |
KR (1) | KR970077623A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100404677B1 (ko) * | 2000-06-20 | 2003-11-07 | 샤프 가부시키가이샤 | 반도체 집적 회로 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19737589C1 (de) * | 1997-08-28 | 1998-11-26 | Siemens Ag | Interfaceschaltung für fullcustom- und semicustom-Taktdomänen |
JP4510370B2 (ja) | 2002-12-25 | 2010-07-21 | パナソニック株式会社 | 半導体集積回路装置 |
JP4698996B2 (ja) * | 2004-09-30 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4822686B2 (ja) * | 2004-10-15 | 2011-11-24 | パナソニック株式会社 | 保護回路及びこれを搭載した半導体集積回路 |
JP5337173B2 (ja) * | 2011-01-07 | 2013-11-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5939840B2 (ja) * | 2012-03-02 | 2016-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN103595036A (zh) * | 2013-11-25 | 2014-02-19 | 国家电网公司 | 安防三合一防雷器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02111063A (ja) * | 1988-10-20 | 1990-04-24 | Nec Corp | 半導体集積回路装置 |
JPH02113623A (ja) * | 1988-10-21 | 1990-04-25 | Sharp Corp | 集積回路の静電気保護回路 |
EP0464751A3 (en) * | 1990-07-06 | 1992-07-22 | Kabushiki Kaisha Toshiba | Semiconductor device with protection circuit |
JPH0465867A (ja) * | 1990-07-06 | 1992-03-02 | Toshiba Corp | 半導体装置 |
JP2953192B2 (ja) * | 1991-05-29 | 1999-09-27 | 日本電気株式会社 | 半導体集積回路 |
-
1996
- 1996-05-30 JP JP8136694A patent/JPH09321225A/ja active Pending
-
1997
- 1997-05-26 EP EP97108486A patent/EP0810708A3/en not_active Withdrawn
- 1997-05-30 KR KR1019970022318A patent/KR970077623A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100404677B1 (ko) * | 2000-06-20 | 2003-11-07 | 샤프 가부시키가이샤 | 반도체 집적 회로 |
Also Published As
Publication number | Publication date |
---|---|
EP0810708A2 (en) | 1997-12-03 |
EP0810708A3 (en) | 1998-10-07 |
JPH09321225A (ja) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101006825B1 (ko) | 정전 방전 보호 회로 및 동작 방법 | |
JP4669292B2 (ja) | 半導体装置 | |
US7579881B2 (en) | Write driver circuit | |
KR940001389A (ko) | 집적 회로 | |
US7430100B2 (en) | Buffer circuit with enhanced overvoltage protection | |
RU2308146C2 (ru) | Устройство защиты выводов интегральных схем со структурой мдп от электростатических разрядов | |
ATE371268T1 (de) | Esd-schutzeinrichtungen | |
US8654488B2 (en) | Secondary ESD circuit | |
DE602004023293D1 (de) | Schutzvorrichtung für integrierte schaltungsanordnung | |
KR970077623A (ko) | 노이즈의 전파없이 서지를 방전시키기 위하여 기능블럭들간에 분배되는 개별전원선을 갖는 반도체 장치 | |
US20090316316A1 (en) | Electrical circuit | |
KR940001383A (ko) | 출력 버퍼의 정전 방전 보호회로를 구비한 집적회로 | |
TW200605348A (en) | Electrostatic protection circuit | |
JPS62241429A (ja) | 半導体集積回路装置 | |
JP2007214420A (ja) | 半導体集積回路 | |
KR970072681A (ko) | 기판 바이어스가 분리된 회로에서의 정전기 보호회로 | |
JPWO2020165685A5 (ko) | ||
JPH06331705A (ja) | マルチチップ半導体装置 | |
JPH0897676A (ja) | 出力回路 | |
KR960026761A (ko) | 반도체집적회로의 인터페이스회로 | |
JPH1154711A (ja) | 半導体装置の静電保護回路 | |
KR100631957B1 (ko) | 정전기 방전 보호 회로 | |
WO2023190001A1 (ja) | 半導体装置 | |
JP2007088005A (ja) | 静電気保護装置 | |
JPH01205560A (ja) | 入力保護装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |