KR970072411A - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR970072411A KR970072411A KR1019960011313A KR19960011313A KR970072411A KR 970072411 A KR970072411 A KR 970072411A KR 1019960011313 A KR1019960011313 A KR 1019960011313A KR 19960011313 A KR19960011313 A KR 19960011313A KR 970072411 A KR970072411 A KR 970072411A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor device
- conductor pattern
- contact
- device manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
고집적화된 DRAM 소자의 콘택(Contact)형성이 어려움을 해결하는 반도체 소자 제조방법에 관한 것이다.
본 발명은, 필드산화막, 게이트폴리, 스페이서가 형성된 반도체기판 상에 사진식각공정으로 콘택이 형성될 위치 및 형상을 갖는 전도체 패턴을 형성하는 제1공정, 상기 전도체 패턴을 매몰 증착하는 제2공정, 상기 전도체 패턴이 드러나도록 에치백하는 제3공정을 구비하여 이루어진다.
따라서, 고집적화된 DRAM 제조시 콘택형성의 어려움을 해결하여 수율이 향상되는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도의 (마)는 본 발명의 일실시예에 의한 반도체 소자 제조방법을 설명하기 위한 단면도이다.
Claims (2)
- 필드산화막, 게이트폴리, 스페이서가 형성된 반도체기판 상에 사진식각공정으로 콘택이 형성될 위치 및 형상을 갖는 전도체 패턴을 형성하는 제1공정, 상기 전도체 패턴을 매몰 증착하는 제2공정, 상기 전도체 패턴이 드러나도록 에치백하는 제3공정을 포함함을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서, 상기 전도체 패턴은 비트라인을 위한 패턴과 캐패시터 형성을 위한 패턴임을 특징으로 하는 상기 반도체 소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960011313A KR970072411A (ko) | 1996-04-15 | 1996-04-15 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960011313A KR970072411A (ko) | 1996-04-15 | 1996-04-15 | 반도체 소자 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970072411A true KR970072411A (ko) | 1997-11-07 |
Family
ID=66223000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960011313A KR970072411A (ko) | 1996-04-15 | 1996-04-15 | 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970072411A (ko) |
-
1996
- 1996-04-15 KR KR1019960011313A patent/KR970072411A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034678A (ko) | 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재 | |
| KR950001901A (ko) | 콘택홀 제조방법 | |
| KR970072411A (ko) | 반도체 소자 제조방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| KR970072497A (ko) | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR960026867A (ko) | 반도체소자의 제조방법 | |
| KR970018246A (ko) | 반도체 메모리 셀의 제조방법 | |
| KR940018930A (ko) | 반도체 소자의 평탄화 방법 | |
| KR980005474A (ko) | 반도체 소자 제조방법 | |
| KR960035809A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR950021061A (ko) | 실리사이드를 이용한 쌍극자 트랜지스터의 전극제조방법 | |
| KR970077456A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR960035822A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR980005596A (ko) | 반도체 장치의 금속콘택 형성방법 | |
| KR930003364A (ko) | 반도체 장치의 제조방법 | |
| KR970072419A (ko) | 커패시터의 제조 방법 | |
| KR970077349A (ko) | 반도체 소자에서의 금속배선의 구조 및 그 제조 방법 | |
| KR970024226A (ko) | 반도체 메모리소자의 스토리지 전극 형성방법 | |
| KR890011059A (ko) | 반도체 장치의 제조방법 | |
| KR970054130A (ko) | 반도체 메모리장치의 패드층 형성방법 | |
| KR890001170A (ko) | 반도체 장치의 폴리사이드 구조 제조방법 | |
| KR970077717A (ko) | 반도체장치의 게이트 형성방법 | |
| KR970054071A (ko) | 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |