KR970067079A - 표시 장치에 의사 계조를 표시시키기 위한 화상 정보 처리 장치 - Google Patents

표시 장치에 의사 계조를 표시시키기 위한 화상 정보 처리 장치 Download PDF

Info

Publication number
KR970067079A
KR970067079A KR1019970007952A KR19970007952A KR970067079A KR 970067079 A KR970067079 A KR 970067079A KR 1019970007952 A KR1019970007952 A KR 1019970007952A KR 19970007952 A KR19970007952 A KR 19970007952A KR 970067079 A KR970067079 A KR 970067079A
Authority
KR
South Korea
Prior art keywords
circuit
data
pixel
bits
image
Prior art date
Application number
KR1019970007952A
Other languages
English (en)
Other versions
KR100347491B1 (ko
Inventor
미쯔구 고바야시
히사오 우에하라
마고또 기따가와
Original Assignee
다까노 야스아끼
상요덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP05302696A external-priority patent/JP3244420B2/ja
Priority claimed from JP07681296A external-priority patent/JP3172431B2/ja
Priority claimed from JP18962496A external-priority patent/JP3172450B2/ja
Application filed by 다까노 야스아끼, 상요덴기 가부시끼가이샤 filed Critical 다까노 야스아끼
Publication of KR970067079A publication Critical patent/KR970067079A/ko
Application granted granted Critical
Publication of KR100347491B1 publication Critical patent/KR100347491B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/30—Picture reproducers using solid-state colour display devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

각 화소의 화상 표시 데이타가 L비트로 구성되고, 상기 L비트의 화상 표시 데이타에 의해 표시가 이루어지는 표시 장치에 적용되며, L비트보다 큰 P비트의 화소 데이타에 의해 표시되는 계조(階調)를 의사적으로 상기 표시 장치에 표시하기 위한 화상 정보 처리 장치이며, 수평 방향의 연속하는 화소의 P비트의 복수의 화상 데이타에 대응하여 설치되고, 상기 복수의 화상 데이타가 동시에 복수의 가산 회로에 인가된다. 또한, 각각의 가산 회로의 소정 하위 비트를 오차 데이타로서 인접하는 다음의 가산 회로에 인가하고, 오차 데이타 보유 회로가 인가된 화소 데이타내의 최후 열의 화소에 대응하는 가산 회로로부터의 출력의 소정의 하위 비트를 보유하고, 보유한 하위 비트를 인가된 화상 데이타내의 가장 앞쪽 열의 화소에 대응하는 가산 회로에 인가한다. 이에따라, 한정된 비트수의 디지탈 데이타를 표시하는 표시장치에 그 비트수보다도 큰 비트수로 표시되는 계조를 의사적으로 표시시키고, 또한 그것을 위한 화상 정보 처리의 능력 및 처리 속도의 향상을 꾀하고 있다.

Description

표시 장치에 의사 계조를 표시시키기 위한 화상 정보 처리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명의 제1실시 형태의 화상 정보 처리 장치의 구성을 도시한 도면.

Claims (13)

  1. 각 화소의 화상 표시 데이타가 L비트로 구성되고, 상기 L비트의 화상 표시 데이타에 의해 표시가 이루어지는 표시 장치에 적용되며, L비트보다 큰 P비트의 화소 데이타에 의해 표시되는 계조(階調)를 의사적으로 상기 표시 장치에 표시하기 위한 화상 정보 처리 장치에 있어서, 수평 방향의 연속하는 화소의 P비트의 복수의 화상 데이타에 대응하여 설치되고, 상기 복수의 화상 데이타가 동시에 인가되는 복수의 가산 회로와; 상기 각각의 가산 회로의 소정 하위 비트를 오차 데이타로서 인접하는 다음의 가산 회로에 인가하는 오차 데이타 인가 회로와; 인가된 화소 데이타내의 최후 열의 화소에 대응하는 가산 회로로부터의 출력의 소정 하위 비트를 보유하고, 상기 보유한 하위 비트를 인가된 화상 데이타내의 가장 앞쪽 열의 화소에 대응하는 가산 회로에 인가되는 오차 데이타 보유 회로를 갖는 것을 특징으로 하는 화상 정보 처리 장치.
  2. 제1항에 있어서, 상기 가산 회로는 상기 수평 방향의 연속하는 전후(前後) 열 화소의 화소 데이타가 각각 동시에 인가되는 제1 및 제2가산 회로를 포함하고, 상기 오차 데이타 인가 회로는 상기 제1가산 회로 출력의 소정 하위 비트를 오차 데이타로서 상기 제2가산 회로에 인가하고, 상기 오차 데이타 보유 회로는 상기 제2가산 회로 출력의 소정 하위 비트를 오차 데이타로서 보유하여, 상기 제1가산 회로에 인가하는 것을 특징으로 하는 화상 정보 처리 장치.
  3. 각 화소의 화상 표시 데이타가 L비트로 구성되고, 상기 L비트의 화상 표시 데이타에 의해 표시가 이루어지는 표시 장치에 적용되고, L비트보다 큰 P비트의 화소 데이타에 의해 표시되는 계조를 의사적으로 상기 표시 장치에 표시하기 위한 화상 정보 처리 장치에 잇어서, 동시에 인가되는 수평 방향의 연속하는 전후열(前後列) 화소의 화소 데이타내의 전열(前列)의 화상 데이타의 소정 하위 비트에, 직전(直前) 열의 화소에 표시되지 않은 오차 데이타를 가산하여 전열의 오차 데이타를 작성하고, 상기 전열의 오차 데이타와, 상기 전열의 화상 데이타와 동시에 인가되고, 연속된 전후열 화소의 화소 데이타내의 후열(後列) 화소 데이타의 소정 하위 비트를 가산하여, 상기 후열의 다음 열 화소의 화상 데이타에 가산해야 할 오차 데이타를 작성하는 오차 데이타 작성 회로와, 상기 전열의 오차 데이타를 상기 후열의 화상 데이타에 가산하여 후열의 화상 표시 데이타를 출력하는 가산 회로를 갖고, 상기 오차 데이타 작성 회로와 상기 가산 회로는 각각 독립된 타이밍으로 가산 동작을 행하는 것을 특징으로 하는 화상 정보 처리 장치.
  4. 각 화소의 화상 데이타가 L비트로 구성되고, 상기 L비트의 화상 표시 데이타에 의해 표시가 이루어지는 표시 장치에 적용되고, L비트보다 큰 P비트의 화소 데이타에 의해 표시되는 계조를 의사적으로 상기 표시 장치에 표시하기 위한 화상 정보 처리 장치에 있어서, 수평 방향의 연속하는 전후열 화소의 화상 데이타내의 전열 화상 데이타의 소정의 하위 비트와 오차 데이타를 가산하는 제1가산회로와; 상기 제1가산 회로의 자리수 올림 신호와 상기 전열 화상 데이타의 소정 상위 비트를 가산하고, 전열의 화상 표시 데이타를 출력하는 제2가산 회로와; 상기 전열의 화상 데이타와 동시에 인가되고, 연속된 전후열 화소의 화상 데이타내의 후열 화상 데이타의 소정 하위 비트와 상기 제1가산 회로의 오차 데이타 출력을 가산하는 제3가산 회로와; 상기 제3가산 회로의 출력을 소정 기간 보유하고, 상기 제1가산 회로에 인가하는 오차 데이타를 출력하는 제1보유 회로와; 상기 제1가산 회로의 오차 데이타 출력을 소정 기간 보유하는 제2보유 회로와; 상기 제2보유 회로에 의해 보유된 오차 데이타와 상기 후열의 화상 데이타를 가산하고, 소정의 상위 비트를 후열의 화상 표시 데이타로서 출력하는 제4가산 회로를 갖는 것을 특징으로 하는 화상 정보 처리 장치.
  5. 제4항에 있어서, 상기 제1가산 회로로부터의 자리수 올림 신호와, 상기 전열 화소의 화상 데이타의 소정 상위 비트의 논리곱에 의해, 상기 제2가산 회로로부터 출력되는 자리수 올림 신호와 동일 내용의 자리수 올림 신호를 상기 제2가산 회로의 자리수 올림 신호의 발생보다 빠르게 출력하는 자리수 올림 신호 발생 회로를 더 구비한 것을 특징으로 하는 화상 정보 처리 장치.
  6. 제5항에 있어서, 상기 제3가산 회로의 자리수 올림 신호와 상기 후열의 소정 상위 비트의 논리곱에 의해, 상기 후열의 화상 데이타에 상기 전열의 오차 데이타를 가산한 경우의 자리수 올림 신호를 발생하는 제2자리수 올림 신호 발생 회로를 더 구비한 것을 특징으로 하는 화상 정보 처리 장치.
  7. 각 화소의 화상 표시 데이타가 L비트로 구성되고, 상기 L비트의 화상 표시 데이타에 의해 표시가 이루어지는 표시 장치에 적용되고, L비트보다 큰 P비트의 화소 데이타에 의해 표시되는 계조를 의사적으로 상기 표시 장치에 표시하기 위한 화상 정보 처리 장치에 있어서, 수평 방향의 연속하는 전후열 화소의 복수의 상기 화상 데이타에 각각 대응하여 설치되고, 상기 복수의 화상 데이타가 동시에 인가되는 복수의 화상 데이타 처리 회로를 더 구비하며, 상기 각 화상 데이타 처리 회로는, 상기 표시 장치에 표시되지 않는 하위 「P-L」비트를 오차 데이타로서 출력하는 오차 데이타 출력 회로와, 직전(直前)열의 화소에 대응한 화상 데이타 처리 회로로부터 출력된 상기 오차 데이타와 인가된 화상 데이타의 가산을 행하는 연산 회로와, 상기 오차 데이타를 정기적으로 리셋함과 동시에, 공급되는 화소 데이타의 변화에 대응하여 변화 후의 화상 데이타가 갖는 오차 데이타에 기초하여, 상기 변화후의 화상 데이타가 변화 이전부터 연속하고 있는 것으로 가정하여, 변화 후의 화상 데이타에 가산해야 할 오차 데이타를 작성하고, 상기 직전 열의 화소에 대응하는 화상 데이타 처리 회로로부터의 오차 데이타 대신에 상기 작성된 오차 데이타를 상기 연산 회로에 인가하는 오차 제어 회로를 갖는 것을 특징으로 하는 화상 정보 처리 장치.
  8. 제7항에 있어서, 상기 복수의 화상 데이타 처리 장치는 홀수열용 화상 데이타 처리 회로와 짝수열용 화상 데이타 처리 회로를 갖고, 이들 처리 회로에는 수평 방향의 인접하는 홀수열 및 짝수열 화소의 화상 데이타가 각각 동시에 인가되는 것을 특징으로 하는 화상 정보 처리 장치.
  9. 제8항에 있어서, 상기 오차 제어 회로는 정기적으로 상기 오차 데이타를 리셋하는 리셋 화소 위치를 수평주사선마다 바꾸기 위하여 수평 동기 신호를 계수하는 수평 카운터와, 상기 수평 카운터의 계수치에 기초하여 대응하는 수평 주사선상에 있어서, 상기 오차 데이타의 상기 리셋 화소 위치를 특정하기 위한 홀수열용 리셋 위치 설정 회로 및 짝수열용 리셋 위치 설정 회로와, 상기 홀수열용 리셋 위치 설정 회로의 설정 위치에 따라서 홀수열에서의 화소 위치를 구하기 위한 홀수열용 화소 카운터와, 상기 짝수열용 리셋 위치 설정 회로의 설정 위치에 따라서 짝수열에서의 화소 위치를 구하기 위한 짝수열용 화소 카운터를 갖는 것을 특징으로 하는 화상 정보 처리 장치.
  10. 제9항에 있어서, 상기 홀수열용 화소 카운터 및 상기 짝수열용 화소 카운터는 각각 홀수열용 리셋 위치 설정 회로 및 짝수열용 리셋 위치 설정 회로에서의 설정장치가 프리셋되고, 프리셋된 설정치의 최하위 비트가 고정된 상태로 최하위 비트 이외의 비트에 대하여 클럭 신호에 따라 가산 계수하는 것을 특징으로 하는 호상 정보 처리 장치.
  11. 각 화소에 표시되는 계조수보다 큰 계조수를 의사적으로 표시하기 위하여, 각각의 화소에 있어서 프레임마다 인가되는 N+1 비트 화상 데이타의 최하위 비트를 상기 화상 데이타의 상위 N비트에 가산할 것인지, 또는 가산하지 않을 것인지를 프레임별로 번갈아 선택하여, n비트의 화상 표시 데이타를 출력하는 화상 정보 처리 장치에 있어서, 상기 N+1 비트의 화상 데이타가 한쪽의 가산 입력으로 인가되는 가산 회로와, 상기 N+1 비트의 최하위 비트가 인가되고, 그 출력이 상기 가산 회로의 다른 쪽 가산 입력에 인가되는 복수의 게이트 회로를 구비하고, 상기 복수의 게이트 회로에 상기 최하위 비트를 상기 화상 데이타의 상위 N비트에 가산할 것인지, 또는 가산하지 않을 것인지의 선택을 제어하는 타이밍 신호를 인가함과 동시에, 임의로 설정 가능한 상기 N의 설정치에 따라서 1개의 상기 게이트 회로를 선택하기 위한 선택 신호가 상기 게이트 회로에 인가되는 것을 특징으로 하는 화상 정보 처리 장치.
  12. 제11항에 있어서, 임의로 설정 가능한 상기 N의 설정치에 따라서 비트수가 변화하는 N+1비트의 화상 데이타는, 상기 가산 회로의 한쪽 가산 입력의 최상위 비트로서, 상기 N+1비트가 취할 수 있는 최소치에 따라 결정되는 최하위 비트까지 각각 인가되고, 상기 가산 회로의 가산 출력의 최상위 비트로부터 N비트가 상기 화상 표시 데이타로서 출력되는 것을 특징으로 하는 화상 정보 처리 장치.
  13. 제11항에 있어서, 상기 가산 회로는 임의로 설정 가능한 N의 값에 따라 결정되는 N+1비트가 취할 수 있는 최대 비트수에 대응하는 수의 가산 입력을 갖는 것을 특징으로 하는 화상 정보 처리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970007952A 1996-03-11 1997-03-10 표시장치에 의사 계조를 표시시키기 위한 화상 정보 처리 장치 KR100347491B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP05302696A JP3244420B2 (ja) 1996-03-11 1996-03-11 画像処理装置
JP96-053026 1996-03-11
JP07681296A JP3172431B2 (ja) 1996-03-29 1996-03-29 疑似階調処理装置
JP96-076812 1996-03-29
JP96-189624 1996-07-18
JP18962496A JP3172450B2 (ja) 1996-07-18 1996-07-18 画像情報処理装置

Publications (2)

Publication Number Publication Date
KR970067079A true KR970067079A (ko) 1997-10-13
KR100347491B1 KR100347491B1 (ko) 2002-11-14

Family

ID=27294823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007952A KR100347491B1 (ko) 1996-03-11 1997-03-10 표시장치에 의사 계조를 표시시키기 위한 화상 정보 처리 장치

Country Status (2)

Country Link
US (1) US5990855A (ko)
KR (1) KR100347491B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3536006B2 (ja) * 2000-03-15 2004-06-07 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法
KR100403698B1 (ko) * 2001-07-13 2003-10-30 삼성에스디아이 주식회사 다계조 화상 표시 방법 및 그 장치
KR101129060B1 (ko) * 2003-10-30 2012-04-12 파나소닉 주식회사 표시장치, 표시방법, 프로그램 및 기록매체
US7183683B2 (en) * 2005-06-23 2007-02-27 Peopleflo Manufacturing Inc. Inner magnet of a magnetic coupling
US8655065B2 (en) * 2010-10-14 2014-02-18 Chimei Innolux Corporation Image processing device using adding module for adding error diffusion value or error diffusion seed

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897734A (en) * 1985-10-28 1990-01-30 Canon Kabushiki Kaisha Image processing apparatus
JPS63221491A (ja) * 1987-03-11 1988-09-14 Victor Co Of Japan Ltd 画像デ−タ出力装置
US5596349A (en) * 1992-09-30 1997-01-21 Sanyo Electric Co., Inc. Image information processor
JP3262414B2 (ja) * 1993-07-19 2002-03-04 キヤノン株式会社 画像処理装置及び画像処理方法
US5673120A (en) * 1993-12-24 1997-09-30 Nec Corporation Image output device

Also Published As

Publication number Publication date
KR100347491B1 (ko) 2002-11-14
US5990855A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
KR940013266A (ko) 표시장치 및 그의 구동방법
KR970017154A (ko) 표시제어장치 및 표시제어방법
JPH07311564A (ja) 液晶表示パネルの階調駆動装置
KR970067079A (ko) 표시 장치에 의사 계조를 표시시키기 위한 화상 정보 처리 장치
JPH02894A (ja) 表示装置をアドレス指定する装置及び方法
KR100391986B1 (ko) 개선된 디더링 및 프레임 레이트 제어를 갖는 엘시디제어기 및 그것의 개선 방법
JP3272206B2 (ja) 画像表示方法および画像表示装置
JPH1083168A (ja) 液晶表示装置
JP3229720B2 (ja) 液晶表示パネルの駆動制御装置
JP2891730B2 (ja) 液晶表示装置と液晶駆動装置
JP2609440B2 (ja) 液晶表示装置の駆動装置及び方法
JP3811251B2 (ja) 液晶表示装置の駆動装置
JP3015014B2 (ja) 液晶表示装置
JP3054149B2 (ja) 液晶表示装置
JP4694684B2 (ja) 液晶表示パネルの駆動方法
JP2572639B2 (ja) 表示制御装置及びこれを具備する表示機器
JP3128551B2 (ja) 液晶表示装置
JP2733052B2 (ja) 液晶表示装置の駆動方法及び駆動装置
JP3077834B2 (ja) 波形表示装置
KR100283467B1 (ko) 표시 데이터 구동회로
JP3067068B2 (ja) 液晶駆動装置
JP3493699B2 (ja) 多階調表示装置
SU868828A1 (ru) Устройство дл отображени информации
SU705484A1 (ru) Устройство дл отображени информации
SU436370A1 (ru) УСТРОЙСТВО дл ИНДИКАЦИИ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee