JP3272206B2 - 画像表示方法および画像表示装置 - Google Patents

画像表示方法および画像表示装置

Info

Publication number
JP3272206B2
JP3272206B2 JP19995995A JP19995995A JP3272206B2 JP 3272206 B2 JP3272206 B2 JP 3272206B2 JP 19995995 A JP19995995 A JP 19995995A JP 19995995 A JP19995995 A JP 19995995A JP 3272206 B2 JP3272206 B2 JP 3272206B2
Authority
JP
Japan
Prior art keywords
data
bits
frame
bit
original image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19995995A
Other languages
English (en)
Other versions
JPH0950266A (ja
Inventor
達巳 藤由
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP19995995A priority Critical patent/JP3272206B2/ja
Priority to TW085108003A priority patent/TW296447B/zh
Priority to KR1019960032406A priority patent/KR100218545B1/ko
Publication of JPH0950266A publication Critical patent/JPH0950266A/ja
Application granted granted Critical
Publication of JP3272206B2 publication Critical patent/JP3272206B2/ja
Priority to US12/368,491 priority patent/US8339350B2/en
Priority to US13/725,623 priority patent/US20130207941A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/50—Image enhancement or restoration using two or more images, e.g. averaging or subtraction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G09G3/2062—Display of intermediate tones using error diffusion using error diffusion in time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、行方向および列方
向に連続して配列する画素を有する表示装置に係り、特
に原画像データより短いビット数の表示データが生成さ
れ、この表示データに基づいて階調表示が行われる画像
表示方法および画像表示装置に関する。
【０００２】
【従来の技術】デジタル信号の原画像データに基づいて
階調表示が行われる画像表示装置として、コンピュータ
の画像表示用の液晶表示装置を例示できる。この種の画
像表示装置では、Ｙビット（例えば６ビット）の原画像
データからＹビットよりも少ないＸビット（例えば３ビ
ット）の表示データが生成され、この表示データに基づ
いて表示パネルの各画素が階調表示できるように駆動さ
れる。ここで、例えば６ビットの原画像データでは６４
階調の表現が可能であるが、３ビットの表示データに基
づいて画素が駆動される場合、１つの画素により表現可
能な階調は８階調である。そこで、原画像データのうち
の上位Ｘビットを表示データとし、下位Ｙ−Ｘビット
（例えば３ビット）を誤差データとして使用し、下位Ｙ
−Ｘビットで表現されるべき階調を、各画素ごとの表示
データに拡散させて、複数の画素群にて下位Ｙ−Ｘビッ
トに相当する階調を模擬的に行なう画像信号の処理方法
が知られている。
【０００３】図１１と図１２は、原画像データと表示デ
ータとの誤差を画素間で拡散させて模擬階調表示を行う
従来の信号処理方法を示している。また図１０は１フレ
ーム（１画面）分の画面を示しており、この画面内の点
は画素を示している。以下においては、画面にて図示左
右方向となる画素の配列を「行」と呼び、図示上下方向
への画素の配列を「列」と呼ぶ。図１０では、所定の行
（Ｋ行）内にてＬ−１列に位置する画素とＬ列に位置す
る画素とがそれぞれ「点」で示されている。通常の液晶
表示装置では、各行が順次選択され、これと同時に各列
に表示データに基づく駆動電圧が与えられ、各画素では
駆動電圧に応じた階調表示が行われる。
【０００４】図１１は、誤差の拡散による画像信号の処
理方法の基本的な従来例を示している。図１１（Ａ）
は、図１０にて「点」で示されたＫ行でＬ列の画素に与
えられるべき原画像データを示している。原画像データ
はこの例では６ビットであり、Ｄ0が最下位ビット、Ｄ5
が最上位ビットである。図１１での信号処理方法では、
Ｌ列の画素の直前のＬ−１列の画素に与えられた６ビッ
トの原画像データを処理した後の下位の３ビット（Ｄ
2′，Ｄ1′，Ｄ0′）が誤差データとして使用され（図
１１（Ｂ））、この３ビットの誤差データが図１１
（Ａ）に示す原画像データの６ビットデータに加算され
る。図１１（Ｃ）に示す加算後の６ビットのデータのう
ちの上位３ビット（Ｄ5′，Ｄ4′，Ｄ3′）が表示デー
タとなり、この表示データに基づいてＫ行でＬ列の画素
に駆動電圧が与えられ、画素が所定の階調にて駆動され
る。また、下位３ビット（Ｄ2″，Ｄ1″，Ｄ0″）は次
ぎのＬ＋１列の画素の誤差データとして使用される。
【０００５】図１３（Ａ）は、行内で並んでいる８個の
画素を示している。仮に図１３（Ａ）に示す８個の画素
に与えられるべき原画像データが全て同じであり、下位
３ビット（Ｄ2，Ｄ1，Ｄ0）が“００１”であるとす
る。図１１に示す誤差の拡散処理方法では、この３ビッ
トの誤差データが、原画像データの下位３ビットに順次
加算されていくため、２3すなわち８個目の画素では、
誤差データの最上位ビット（Ｄ2″）が桁上がりし表示
データの最下位ビット（Ｄ3′）に「１」が加算され
る。したがって、図１３（Ａ）に示す画素のうちの８個
めの画素はそれ以前の７個の画素よりも１階調上の表示
がなされる。これにより、原画像データの下位３ビット
で表現されるべき階調が８個の画素を組として模擬的に
実現される。
【０００６】しかし図１１に示す誤差の拡散処理では、
画面の一定の領域に同じ階調の表示が連続して静止画像
として表現されるような場合、すなわち一定の領域の各
画素に対応する原画像データが一定時間にわたり同じで
ある場合に、画像品質が低下する欠点がある。例えば図
１３（Ｂ）に示すように隣り合う８×４個の画素群を含
む所定面積の画素群の全ての画素に対し、例えば下位３
ビットが“００１”となる同じ原画像データが与え続け
られていると、３ビットの表示データの最下位下位ビッ
トに「１」が加算される画素（図１３では黒塗りで表現
している）が、同じ列内で連続して発生し、行方向では
これが８画素間隔にて現れることになる。そのため、所
定の階調の静止画像内に細かな縦縞が現れることにな
る。このような弊害を防止するために、原画像データの
下位ビットで階調を表現すべき誤差を、フレーム間で補
う技術が開発されている。例えば特開平６−１１８９２
０号公報などに、フレーム間での誤差の拡散を行なう処
理方法について記載されている。
【０００７】図１２は、上記公開公報に記載されている
ような、フレーム間で階調表示の誤差を拡散する従来の
処理方法を図解したものである。図１２（Ａ）は、図１
０でのＫ行でＬ列の画素に対応する原画像データであ
る。この原画像データは図１１と同様に６ビットで表わ
している。この処理方法では、Ｋ行でのＬ列の直前のＬ
−１列の画素に対応する原画像データの処理後の下位２
ビット（Ｄ1′，Ｄ0′）がフレーム内誤差データとして
使用され（図１２（Ｂ））、この２ビットのフレーム内
誤差データが、図１２（Ａ）に示す原画像データの下位
２ビットの加算される。図１２（Ｃ）は加算後の６ビッ
トのデータを示している。さらに、図１２（Ｃ）に示さ
れるデータの上位から４ビット目のデータ（Ｄ2′）に
対し、直前のフレームで同じ位置の画素に対応するフレ
ーム間誤差データ（Ｄ2″）が加算される。図１２
（Ｅ）に示すように、加算後の上位３ビットが表示デー
タとして画素の駆動に使用される。また下位２ビット
（Ｄ1″，Ｄ0″）は、次のＬ＋１列の画素のフレーム内
誤差データとして使用され、上位から４ビット目の（Ｄ
2″）は次のフレームのＫ行Ｌ列の画素のフレーム間誤
差データとして使用される。すなわち、６ビットの原画
像データの下位２ビットをフレーム内誤差データとし、
上位から４ビット目をフレーム間誤差データとして用
い、上位３ビットを表示データとして使用する手法が取
られている。
【０００８】
【発明が解決しようとする課題】図１２に示す従来のフ
レーム間に誤差を拡散する処理方法において、一定の画
面領域の全画素に対し、一定時間同じ階調の原画像デー
タが与えられる場合を想定する。図１４（Ａ）ないし
（Ｈ）は、上記条件において階調表示される８×４の画
素群を示している。図１４（Ａ）は一定の面積の画素群
の各画素に与えられる同じ原画像データの下位３ビット
が“０００”である場合、図１４（Ｂ）は各画素に与え
られる同じ原画像データの下位３ビットが“００１”で
ある場合を示している。図１４（Ｃ）以下は同様に下位
３ビットのデータに順次「１」を加えたものを示してお
り、よって図１４（Ｈ）では、各画素に与えられる同じ
原画像データの下位３ビットが“１１１”となる場合で
ある。また図１４（Ａ）ないし（Ｈ）において図示上段
は奇数フレームに対応する画面、図示下段はこの奇数フ
レームに時間的に連続する偶数フレームに対応する画面
を示している。
【０００９】図１２に示す信号処理の結果、３ビットの
表示データのうちの最下位ビットに「１」が加算される
画素を黒塗りで示し、「１」が加算されない画素を
「０」で示している。このフレーム間で誤差を拡散する
処理方法と図１１に示したフレーム内での誤差拡散の処
理方法とを対比する。図１１に示す処理方法では、一定
の面積内の各画素に対応する原画像データの下位３ビッ
トが“００１”であった場合に、図１３（Ｂ）に示すよ
うに、誤差データの加算が反映される間隔が８画素とな
る。一方、図１２に示す処理方法では、一定の面積内の
各画素に対応する原画像データの下位３ビットが同じく
“００１”である場合に、図１４（Ｂ）の下段に示され
るように、誤差データの加算が反映される間隔が４画素
となり、フレーム間での誤差拡散の結果、加算が反映さ
れる画素間の距離が短くなり、図１３に比べ、静止画像
での階調品質を改善できる。
【００１０】しかし、図１４（Ｂ）（Ｃ）（Ｄ）では、
上下に隣り合う行間において、「１」が加算される画素
（黒塗りの画素）の配列位置が同じであり、「１」が加
算される画素がフレーム内で列方向へ連続しているた
め、やはり静止画面上に縦縞が発生するのを避けること
ができない。さらに図１４（Ｄ）（Ｅ）（Ｆ）に示され
るように、奇数フレームと偶数フレームにて、「１」が
加算される画素の数に極端な差が生じるため、静止画像
の階調によってはフリッカが生じることになる。例えば
図１４（Ｅ）では、黒塗りの画素の数が奇数フレームで
はゼロで偶数フレームでは全画素となるため、表現する
階調によっては、フリッカーが顕著になる。次に、図１
２に示す処理方法では、直前のフレームでの同じ位置の
画素に関するフレーム間誤差データが１フレーム時間保
持されることになるため、このデータの書き込みと読出
しなどの制御動作が非常に複雑なものとなる。
【００１１】本発明は上記従来の課題を解決するもので
あり、フレーム内で誤差を拡散させる場合に、隣接する
行間において、誤差データが反映される画素の配置の組
み合せを相違させることにより、所定の面積の各画素に
対応する原画像データが同じであっても、画面に縦縞が
現れにくいようにした画像表示方法および画像表示装置
を提供することを目的としている。
【００１２】また、本発明は、フレーム間で誤差拡散さ
せて階調表示するものにおいて、フレーム間にて誤差デ
ータが反映される画素の数を均等に分散することによ
り、所定の面積の各画素に対応する原画像データが同じ
であっても、画面にフリッカが生じにくいようにした画
像表示方法および画像表示装置を提供することを目的と
している。
【００１３】さらに本発明は、フレーム内で誤差を拡散
させる処理値、およびフレーム間で誤差を拡散させる処
理値を、全て同じ行内の画素に対応する原画像データを
基にして生成できるようにして、処理動作を簡単にでき
るようにした画像表示方法および画像表示表示装置を提
供することを目的としている。
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【課題を解決するための手段】本 発明は、Ｙビットの原
画像データからＹビットよりも少ないＸビットの表示デ
ータが生成され、このＸビットの表示データにより、行
方向および列方向に配列された各画素が駆動される画像
表示装置であって、Ｙビットのデータの下位Ｙ−Ｘビッ
トのうちの最上位ビットとフレームを示すデータと駆動
画素が属する行を示すデータとで処理値を生成する制御
手段と、原画像データの上位Ｘビットに基づくフレーム
内処理データに前記処理値を加算して表示データを生成
する加算手段とが設けられていることを特徴とするもの
である。
【００２５】図６は上記本発明の画像表示装置における
データの処理を示している。図６（Ｆ）に示すように、
処理値Ｆ１は、図６（Ｅ）に示す下位３ビットのうちの
最上位ビットのデータ（Ｄ2′）と、フレームを示すデ
ータＪと、行を示すデータＫとから生成され、これがフ
レーム内処理データの最下位ビットに加算されて表示デ
ータが生成される。
【００２６】また本発明は、Ｙビットの原画像データか
らＹビットよりも少ないＸビットの表示データが生成さ
れ、このＸビットの表示データにより、行方向および列
方向に配列された各画素が駆動される画像表示装置であ
って、原画像データに対し、同じ行内での直前の画素に
対応するデータのうちの下位の所定ビットをフレーム内
誤差データとして加算する第１の加算手段と、加算後の
データの下位Ｙ−Ｘビットのうちの最上位ビットとフレ
ームを示すデータと駆動画素が属する行を示すデータと
で処理値を生成する制御手段と、原画像データの上位Ｘ
ビットに基づくフレーム内処理データに前記処理値を加
算して表示データを生成する第２の加算手段とが設けら
れていることを特徴とするものである。図６（Ｂ）に示
す実施例では前記「下位の所定ビット」が「Ｙ−（Ｘ＋
１）ビット」である。
【００２７】図６では、原画像データに対し直前の画素
に対応する下位２ビットのフレーム内誤差データが第１
の加算手段で加算され、この加算御の６ビットのデータ
が図６（Ｃ）に示されている。処理値Ｆ１は、図６
（Ｃ）のデータの下位３ビットのうちの最上位ビット
と、フレームを示すデータＪと、行を示すデータＫに基
づいて生成される。そして処理値Ｆ１が、フレーム内処
理データの最下位ビットに加算されて、図６（Ｇ）に示
す表示データが生成される。図８はこの表示データでの
各画素への処理値の加算を示したものである。
【００２８】次に本発明は、Ｙビットの原画像データか
らＹビットよりも少ないＸビットの表示データが生成さ
れ、このＸビットの表示データにより、行方向および列
方向に配列された各画素が駆動される画像表示装置であ
って、Ｙビットのデータの下位Ｙ−Ｘビットのデータと
フレームを示すデータと駆動画素が属する行を示すデー
タと駆動画素の列を示すデータとで処理値を生成する制
御手段と、Ｙビットのデータの上位Ｘビットに基づくフ
レーム内処理データに前記処理値を加算して表示データ
を生成する加算手段とが設けられていることを特徴とす
るものである。
【００２９】この発明では、図７（Ｃ）に示す下位３ビ
ットの各データ（Ｄ2，Ｄ1，Ｄ0）と、フレームを示す
データＪと、行を示すデータＫと、列を示すデータＬと
から処理値Ｆ２が生成される。この処理値Ｆ２が、上位
３ビットのフレーム内処理データの最下位ビットに加算
され、これにより表示データが生成される。図９はこの
表示データでの各画素での処理値の加算を示したもので
ある。
【００３０】さらに本発明は、Ｙビットの原画像データ
からＹビットよりも少ないＸビットの表示データが生成
され、このＸビットの表示データにより、行方向および
列方向に配列された各画素が駆動される画像表示装置で
あって、Ｙビットのデータ（例えば、原画像データに対
し同じ列内での直前の画素に対応するデータの下位Ｙ−
（Ｘ＋１）ビットをフレーム内誤差データとして加算し
たＹビットのデータ）の下位Ｙ−Ｘビットのうちの最上
位ビットとフレームを示すデータと駆動画素が属する行
を示すデータとで第１の処理値を生成し、且つＹビット
のデータの下位Ｙ−Ｘビットの各データとフレームを示
すデータと駆動画素が属する行を示すデータと駆動画素
の列を示すデータとで第２の処理値を生成する制御手段
と、同じ行内に連続する画素に与えられる原画像データ
の一致を検出する一致検出手段とが設けられ、原画像デ
ータが所定画素数連続して一致しないときには、Ｙビッ
トのデータの上位Ｘビットに基づくフレーム内処理デー
タに前記第１の処理値が加算され、原画像データが所定
画素数連続して一致したときには、前記フレーム内処理
データに前記第２の処理値が加算されて表示データが生
成されることを特徴とするものである。
【００３１】この発明では、原画像データが、例えば２
(Y-X)の画素数などの所定画素数だけ連続するか否か検
出される。原画像データが所定画素数だけ連続しないと
きには図６および図８に示す誤差拡散処理がなされ、原
画像データが所定画素数以上連続したときに図７および
図９に示す誤差拡散処理が行われる。本発明での図６お
よび図８に示す誤差拡散処理では、処理値の「１」が加
算される画素がフレーム内およびフレーム間にて均等に
拡散されているが、図７と図９に示す誤差拡散処理で
は、フレーム内とフレーム間での誤差拡散がさらに分散
的である。したがって、本発明では、同じ原画像データ
が所定画素数連続しないときには、図８に示す誤差拡散
が行われ、同じ原画像データが所定画素数以上連続した
ときには、さらに分散効率のよい図９に示す処理に移行
するものとなる。
【００３２】ただし、同じ原画像データが所定画素数以
上連続する場合に、図６と図８に示す誤差拡散処理を行
なっても、静止画像の階調表示による画面品質を向上さ
せることが可能である。
【００３３】
【実施例】以下、本発明の実施例を説明する。図１は本
発明の画像表示装置での信号処理回路の一例を示す回路
ブロック図、図２ないし図４は動作すなわち画像処理方
法を示すフローチャートである。図５は表示画面の模式
図、図６と図７は信号処理の説明図である。図８は図６
の信号処理において表示データに処理値の「１」が加算
される画素の配列を示し、図９は図７の信号処理におい
て処理値の「１」が加算される画素の配列を示してい
る。
【００３４】この実施例での画像表示装置では、例えば
液晶表示パネルなどのように複数の画素が行方向と列方
向に多数配列された表示媒体が駆動される。この種の表
示媒体では、行内で画素が複数列並び、これが複数行並
んでおり、画素が所定行数×所定列数のマトリックス状
に配列したものとなっている。図５に示すように、以下
においては行番号を「Ｋ」で示し、列番号を「Ｌ」で示
している。液晶表示パネルでは、行電極に順次選択電圧
が与えられ、これに同期して列電極に表示データに基づ
く駆動電圧が印加され、各画素が順次点灯する。この実
施例では各画素に３ビット（Ｘ＝３）の表示データに基
づく駆動電圧が印加されるため、１つの画素で表現可能
な階調は、２ X（Ｘ乗）＝８階調である。本発明の説明
では、図５に示す１画面が１フレーム分であり（すなわ
ち１フレームが１画面）、この１フレームの画面が時間
的に連続して表示されるものとする。このフレーム番号
を「Ｊ」で示している。
【００３５】図１では、映像信号からの垂直同期信号と
水平同期信号およびドットクロックが、カウンタを主体
とする位置検出回路１に入力される。位置検出回路１で
は、垂直同期信号を計数することによりフレーム番号Ｊ
がカウントされる。このカウント値の２進データの最下
位ビットが「０」であるときフレーム番号Ｊが奇数であ
り、「１」であるときフレーム番号Ｊが偶数である。垂
直同期信号の入力を基準として水平同期信号を計数する
ことにより、行番号Ｋをカウントできる。このカウント
値の２進信号の最下位ビットが「０」のとき奇数行であ
り、「１」のとき偶数行である。さらに、水平同期信号
を基準としてドットクロックを計数することにより各行
内での画素の列番号Ｌを検出できる。
【００３６】各画素に対応する原画像データは、図６
（Ａ）および図７（Ａ）に示すように、６ビットのデー
タであり、（Ｄ0）が最下位ビットのデータ、（Ｄ5）が
最上位ビットのデータである。すなわちこの実施例で
は、Ｙ＝６である。またこの実施例では６ビットのデー
タのうちの上位３ビットに基づいて表示データが生成さ
れ、この３ビットの表示データが、液晶表示パネルの各
画素の駆動に使用される。よってＸ＝３である。
【００３７】６ビットの原画像データは第１のラッチ回
路２に保持されると共に第４のラッチ回路３にも保持さ
れる。６ビットのデータのうちの下位２ビット（Ｙ−
（Ｘ＋１）＝２）はフレーム内誤差データとして誤差デ
ータラッチ回路４に保持される。また第１の加算器５で
は、第１のラッチ回路２に保持された６ビットの原画像
データと、誤差データラッチ回路４に保持された直前の
画素（図５に示す同じ行内で図示左側に並ぶ画素）に対
応するフレーム内誤差データとが加算される。第１の加
算器５で加算された６ビットのデータのうちの下位２ビ
ットのデータはフレーム内誤差データとして前記誤差デ
ータラッチ回路４に保持され、次の画素（同じ行内で図
示右側に並ぶ画素）に対応する原画像データへの加算に
使用される。
【００３８】第１の加算器５で加算された６ビットのデ
ータのうちの上位３ビットのデータは、フレーム内処理
データとしてオーバフロー制御回路６に与えられ、マル
チプレクサ１５を経て第２のラッチ回路７に保持され
る。オーバフロー制御回路６では、上位３ビットのフレ
ーム内処理データがオーバフローしないように保持する
機能を有する。例えば原画像データが“１１１１０１”
である場合、第１の加算器５においてフレーム内誤差デ
ータの２ビットが加算され、その結果フレーム内処理デ
ータとなる上位３ビットの“１１１”の最下位ビットに
「１」が加算されると、上位３ビットが“０００”とな
ってしまう。したがって本来の原画像データの上位３ビ
ット“１１１”で表現される階調と異なる信号が第２の
ラッチ回路７に与えられてしまう。よってオーバフロー
制御回路６では、第１の加算器５からのキャリー信号が
アクティブになったときに、フレーム内処理データの
“１１１”を保持するように動作する。
【００３９】原画像データは第１のラッチ回路２にラッ
チされるが、この６ビットの原画像データは、一致検出
回路８に与えられる。この一致検出回路８では、第４の
ラッチ回路３に保持されていた直前の画素（図５のＬ−
１の画素）に対応する６ビットの原画像データと、第１
のラッチ回路２に保持されたＬの画素に対応する原画像
データとの比較が行われる。両原画像データが一致して
いるときに、カウンタ９に一致信号（ａ）（例えば
「１」）が与えられる。カウンタ９では、一致信号
（ａ）を計数し、一致信号が２3（Ｙ−Ｘ＝３）すなわ
ち８連続すると、カウンタ９から制御部１０に与えられ
るカウンタ出力（ｂ）が「１」になり、８以上連続しな
いときにはカウンタ出力が「０」を維持する。すなわち
「１」の一致信号（ａ）が８を越えて連続しているとカ
ウンタ出力は「１」を維持するが、一致信号（ａ）が
「０」になると直ちにカウンタ出力は「０」になる。
【００４０】制御部１０は、処理値（Ｆ１およびＦ２）
の生成部として機能する。この制御部１０は、演算処理
を行なう演算部、処理値Ｆ２を生成するための参照テー
ブルが記憶された記憶部、下位３ビットのフレーム内誤
差データを一時的に保持するラッチ回路、および処理値
の生成プログラムが格納された記憶部などから構成され
ている。制御部１０では、カウンタ出力（ｂ）の「１」
が入力されたときと、「０」が入力されたときとでその
処理動作が異なる。
【００４１】カウンタ出力（ｂ）の「０」が入力されて
いるとき、すなわち原画像データが連続して８画素分を
越えて一致していないときには、図６（Ｆ）に示す第１
の処理値Ｆ１が生成される。この処理値Ｆ１を生成する
ために、第１の加算器５で加算されたデータの下位３ビ
ットの最上位ビットがライン（ｃ）により制御部１０に
与えられ、これが制御部１０内のラッチ回路に保持され
る。制御部１０内の演算部では、垂直同期信号を計数し
たフレーム番号Ｊ（フレームを示すデータ）の最下位ビ
ットと、水平同期信号を計数した行番号Ｋ（行（ライ
ン）を示すデータ）の最下位ビットと、ライン（ｃ）で
与えられた最上位ビットとで、以下の数１で示す演算が
行われ、処理値Ｆ１が生成される。
【００４２】
【数１】
【００４３】上記数１において、Ｄ2′は、フレーム内
誤差データのうちの最上位ビット、Ｊφは、フレーム番
号（フレームカウント値）の最下位ビット、すなわち垂
直同期信号のカウント値の最下位ビット、Ｋφは、行番
号（行カウント値）の最下位ビット、すなわち水平同期
信号のカウント値の最下位ビットである。ＪφおよびＫ
φの上のバーが付されたものは各最下位ビットの否定演
算値、＆は論理積、＋は論理和である。
【００４４】第２の加算器１１では、第２のラッチ回路
７に保持されていた上位３ビットのフレーム内処理デー
タの最下位ビットに前記処理値Ｆ１が加算される。この
加算された３ビットのデータはオーバフロー制御回路１
２に与えられ、前述のように処理値Ｆ１の加算により
“１１１”のデータが“０００”にならないように、
“１１１”のデータが保持される。この制御は第２の加
算器１１からのキャリー信号に基づいて行なわれる。オ
ーバフロー制御回路１２を経た３ビットデータが、第３
のラッチ回路１３を経て表示データとなり、表示パネル
の駆動回路に与えられる。
【００４５】カウンタ９からのカウンタ出力（ｂ）が
「１」になったとき、すなわち同じ原画像データが８画
素を越えて連続したときには、制御部１０において、図
７（Ｄ）に示す第２の処理値Ｆ２が生成される。この処
理値Ｆ２を生成するために、第１のラッチ回路２に保持
された原画像データは、その下位３ビットがライン
（ｄ）から制御部１０に与えられ、制御部１０内のラッ
チ回路に保持される。カウンタ出力（ｂ）が「１」のと
き、制御部１０では、ライン（ｄ）で与えられた原画像
データの下位３ビットのデータと、垂直同期信号に基づ
くフレームカウント値の最下位ビットと、水平同期信号
に基づく行カウント値と、ドットクロックをカウントし
た結果の画素の列カウント値とに基づき、記憶部に記憶
された参照テーブルが参照され、参照テーブルに基づき
処理値Ｆ２が生成される。
【００４６】また、カウンタ出力（ｂ）が「１」になる
と、マルチプレクサ１５では、６ビットの原画像データ
のうちの上位３ビットがそのまま通過させられ、この上
位３ビットのデータがフレーム内処理データとして第２
のラッチ回路７に与えられる。すなわち、カウンタ出力
（ｂ）が「０」の時は、オーバフロー制御回路６を経た
上位３ビットのデータがマルチプレクサ１５を経て第２
のラッチ回路に与えられるが、カウンタ出力（ｂ）が
「１」になると、第１のラッチ回路２からの原画像デー
タのうちの上位３ビットがそのまま第２のラッチ回路７
に与えられる。またカウンタ出力（ｂ）が「１」のと
き、誤差データラッチ回路４はクリアされ、誤差データ
ラッチ回路４に保持されたデータは“００”となる。
【００４７】カウンタ出力（ｂ）が「１」のとき、制御
部１０で生成された第２の処理値Ｆ２が、第２の加算器
１１に与えられ、マルチプレクサ１５を経た原画像デー
タの上位３ビットと前記処理値Ｆ２とが第２の加算器１
１で加算される。この加算値がオーバフロー制御回路１
２および第３のラッチ回路１３を経て、３ビットの表示
データとして表示パネルの駆動回路に与えられる。
【００４８】次に上記画像表示装置の処理回路を使用し
た画像表示方法について、図２ないじ図４のフローチャ
ートに基づいて説明する。以下において〔Ｊ，Ｋ，Ｌ〕
は、Ｊフレームの画面で、Ｋの行で、Ｌ列に位置する画
素を意味する。Ｊ，Ｋ，Ｌは１以上の整数となる変数で
ある。
【００４９】（ＳＴ１）原画像データが送られてきたと
きに、まず最初にＳＴ１（ステップ１）にて位置検出回
路１のカウント値を初期化し、フレーム番号（フレーム
カウント値）Ｊ、行番号（行カウント値）Ｋ、列番号
（列カウント値）Ｌを共に「１」にする。またフレーム
内誤差データの２ビットは“００”にする。
【００５０】（ＳＴ２）ＳＴ２は、所定の行の最初の列
の画素（図５において各行の図示最左端に位置する画
素）に対する表示データの生成について説明している。
よってＳＴ２では常にＬ＝１である。またＳＴ１で位置
検出回路１が初期化された画像処理開始直後ではＪ，
Ｋ，Ｌが共に１であり、第１のフレームの第１の行の第
１の列に対応する表示データが生成される。第１の列の
画素すなわち第〔Ｊ，Ｋ，Ｌ＝１〕の画素に対応する６
ビットの原画像データは第１のラッチ回路２に保持され
るが、ＳＴ２では第〔Ｊ，Ｋ，１〕の画素に対応する６
ビットの原画像データのうちの上位３ビットがフレーム
内処理データとしてオーバフロー制御回路６に与えられ
る。
【００５１】（ＳＴ３）ＳＴ３では、前記フレーム内処
理データに、処理値Ｆ１が加算されて表示データが生成
される。このＳＴ３では、ＳＴ２に連続しているときは
Ｌ＝１であるが、に続く処理のときは、Ｌが２以上の
整数になる。ＳＴ３では、制御部１０において、数１に
示した演算処理が行われて処理値Ｆ１が生成される。こ
の演算では、第〔Ｊ，Ｋ，Ｌ〕の画素に対応する原画像
データに第〔Ｊ，Ｋ，Ｌ−１〕の画素に対応するフレー
ム内誤差データを加算したデータの下位３ビットのうち
の最上位ビットが使用される。これと、第〔Ｊ，Ｋ，
Ｌ〕の画素に対応するフレームカウント値の最下位ビッ
トＪφと、行カウント値の最下位ビットＫφとで、処理
値Ｆ１（「１」または「０」の２進値）が演算される。
第２の加算器１１では、この処理値Ｆ１が、第〔Ｊ，
Ｋ，Ｌ〕の画素に対応する３ビットのフレーム内処理デ
ータの最下位ビットに加算され、この加算結果が、第
〔Ｊ，Ｋ，Ｌ〕の画素に対応する３ビットの表示データ
として出力される。この表示データが表示パネルの駆動
回路に与えられ、表示パネルの第〔Ｊ，Ｋ，Ｌ〕の画素
への駆動電圧が生成される。原画像データにフレーム内
誤差データを加算したデータの下位２ビットは、第
〔Ｊ，Ｋ，Ｌ〕に対応するフレーム内誤差データとな
り、誤差データラッチ回路４に保持され次の画素の演算
に使用される。
【００５２】（ＳＴ４）ＳＴ４は、第〔Ｊ，Ｋ，Ｌ〕の
画素に対応する表示データを出力した後に、Ｌに１が加
算され、同じ行内の図示右側に連続する画素に対する表
示データの生成に移行することを意味している。
【００５３】（ＳＴ５）ＳＴ５は、画素への表示データ
の出力が１行分完了した場合と完了しないときとで処理
が異なることを示しているが、ここでは１行分の表示デ
ータの生成が完了していないものとして説明を続ける。
【００５４】（ＳＴ６）ＳＴ６は、一致検出回路８の動
作を示している。第１のラッチ回路に第〔Ｊ，Ｋ，Ｌ〕
の画素に対応する原画像データがラッチされたとき、第
４のラッチ回路ではその直前の原画像データすなわち第
〔Ｊ，Ｋ，Ｌ−１〕の画素に対応する原画像データが保
持されている。一致検出回路８では、第〔Ｊ，Ｋ，Ｌ〕
の画素に対応する６ビットの原画像データと、第〔Ｊ，
Ｋ，Ｌ−１〕の画素の対応する６ビットの原画像データ
とが一致しているときにはカウンタ９に一致信号（ａ）
が出される。
【００５５】ＳＴ６において一致検出回路８からの一致
信号（ａ）が「０」のときには、図３のＳＴ６ａにおい
て、カウンタ９の計数値は「０」のままであるが、一致
信号（ａ）が「１」となると、図３のＳＴ６ｂにおいて
カウンタ９の計数値が１繰り上がる。カウンタ９では
「１」が加算された後に一致信号（ａ）が「０」になる
とカウンタがリセットされる。ＳＴ６ｃでは、カウンタ
９のカウント値が連続して８以上となると、制御部１０
へのカウンタ出力（ｂ）が「１」になるが、カウント値
の連続が８未満のときにはカウンタ出力（ｂ）は「０」
のままである。すなわち、同じ原画像データが８画素分
以下の連続であるとカウンタ出力（ｂ）が「０」であ
り、同じ原画像データが８画素分を越えて連続するとカ
ウンタ出力（ｂ）が「１」になる。
【００５６】ＳＴ７は、カウンタ出力（ｂ）が「０」の
とき、すなわち同じ原画像データが８画素を越えて連続
しない場合の処理を意味している。 （ＳＴ７）ＳＴ７では、第１のラッチ回路２に保持され
たある時点での第〔Ｊ，Ｋ，Ｌ〕の画素に対応する６ビ
ットの原画像データが第１の加算器５に与えられる。誤
差データラッチ回路４では、第〔Ｊ，Ｋ，Ｌ〕の画素の
直前の画素すなわち第〔Ｊ，Ｋ，Ｌ−１〕の画素に対応
する２ビットのフレーム内誤差データが保持されてお
り、第１の加算器５では、第〔Ｊ，Ｋ，Ｌ〕の画素に対
応する６ビットの原画像データに対し、第〔Ｊ，Ｋ，Ｌ
−１〕の画素に対応する２ビットのフレーム内誤差デー
タが加算される。加算後の６ビットのデータのうちの上
位３ビットがフレーム内処理データとなり、オーバフロ
ー制御回路６、マルチプレクサ１５、第２のラッチ回路
７を経て第２の加算器１１に送られる。
【００５７】そしての経路から前記ＳＴ３に戻り、第
〔Ｊ，Ｋ，Ｌ〕の画素に対応する原画像データに第
〔Ｊ，Ｋ，Ｌ−１〕の画素に対応するフレーム内誤差デ
ータを加算したデータの下位３ビットの最上位ビット
と、ＪφとＫφとで、処理値Ｆ１が演算される。第２の
加算器１１では、この処理値Ｆ１が前記第〔Ｊ，Ｋ，
Ｌ〕の画素に対応するフレーム内処理データに加算され
て、第〔Ｊ，Ｋ，Ｌ〕の画素に対応する３ビットの表示
データが出力される。ＳＴ６ｃにおいて、カウンタ９の
計数値が８以上とならない場合、すなわち同じ原画像デ
ータが８画素を越えて連続しないかぎりにおいては、Ｓ
Ｔ２またはＳＴ７と、ＳＴ３の処理が繰り返えされる。
【００５８】上記ＳＴ２またはＳＴ７およびＳＴ３にお
ける誤差の拡散処理について、図６を参照して詳しく説
明する。同じ原画像データが８画素を越えて一致しない
ときには、第〔Ｊ，Ｋ，Ｌ〕の画素に対応する６ビット
の原画像データ（図６（Ａ））に対し、その直前の画素
である第〔Ｊ，Ｋ，Ｌ−１〕の画素に対応する２ビット
のフレーム内誤差データ（図６（Ｂ））が加算される。
図６（Ｃ）は加算後の６ビットのデータを示している
が、この加算後の６ビットのデータの上位３ビットのデ
ータ（Ｄ5′，Ｄ4′，Ｄ3′）が第〔Ｊ，Ｋ，Ｌ〕の画
素に対応するフレーム内処理データとなってマルチプレ
クサ１５を経て第２の加算器１１に与えられる。また図
６（Ｃ）のデータのうちの下位２ビットのデータ（Ｄ
1″，Ｄ0″）が第〔Ｊ，Ｋ，Ｌ〕の画素に対応するフレ
ーム内誤差データとなり誤差データラッチ回路４に保持
される。この第〔Ｊ，Ｋ，Ｌ〕の画素に対応するフレー
ム内誤差データは、次に連続する画素すなわち第〔Ｊ，
Ｋ，Ｌ＋１〕の画素に対応する原画像データと加算され
ることになる。
【００５９】第〔Ｊ，Ｋ，Ｌ〕の画素に対応する（Ｄ
2′）はライン（ｃ）で制御部１０に送られるが、制御
部１０では、（Ｄ2′）と、Ｊφと、Ｋφに基づいて数
１により処理値Ｆ１が演算される。このＦ１は、第２の
加算器１１において、第〔Ｊ，Ｋ，Ｌ〕の画素に対応す
るフレーム内処理データ（図６（Ｄ））に加算され、図
６（Ｇ）に示す３ビットのデータが生成される。この３
ビットのデータが第〔Ｊ，Ｋ，Ｌ〕の画素に対応する表
示データとなる。
【００６０】なお、ＳＴ２では所定行の第１列（Ｌ＝
１）の画素に対応する処理が行われるが、この場合には
第〔Ｊ，Ｋ，１〕の画素に対応する６ビットの原画像デ
ータの上位３ビットが図６（Ｄ）に示すフレーム内処理
データとして使用され、第〔Ｊ，Ｋ，１〕の画素に対応
する原画像データの下位２ビットが図６（Ｅ）に示す第
〔Ｊ，Ｋ，２〕の画素に対応するフレーム内誤差データ
として使用される。各行での第２列以後の画素に対応す
る処理では、図６に示すように、原画像データに直前の
画素に対応するフレーム内誤差データが加算され、加算
後のデータの下位２ビットがその画素に対応するフレー
ム内誤差データとなる。
【００６１】図８（Ａ）ないし（Ｈ）は図６に示す誤差
拡散処理の結果を画素群を用いて説明したものである。
前記のように、図６の処理は、行方向に連続する画素に
対応する原画像データが８画素分を越えて連続一致しな
い場合に行われるものである。したがって、図８では図
６の処理が行われる限界として、同じ原画像データが与
えられる画素が行方向に８画素連続している場合（ＳＴ
６ｃのカウント値が７の場合）であって、しかも同じ原
画像データが与えられる画素が所定行（例えば４行）連
続した８×４の画素群に着目している。
【００６２】図８（Ａ）は、８×４の画素群の全画素に
対応する原画像データが全て同じであり、その下位３ビ
ットが“０００”の場合を示している。図８（Ｂ）は８
×４の画素群の全画素に対応する原画像データが全て同
じであり、その下位３ビットが“００１”の場合を示し
ている。図８（Ｃ）ないし（Ｈ）においても全画素に対
応する原画像データが全て同じであり、その下位３ビッ
トがそれぞれ“０１０”〜“１１１”の場合を示してい
る。図８の各図での上段は奇数フレームの画面で、下段
は前記奇数フレームに時間的に連続する偶数フレームの
画面である。
【００６３】図８の各図において、黒塗りで示している
のは、図６（Ｄ）に示す３ビットのフレーム内処理デー
タに処理値Ｆ１を加算した結果、図６（Ｇ）の表示デー
タの最下位ビットに「１」が加算される画素、すなわち
２値信号の処理値Ｆ１が「１」となる画素を示してい
る。また「０」で示す各画素は処理値Ｆ１として「０」
が加算される画素を示している。誤差拡散による模擬階
調表示では、行方向へ連続する画素において、原画像デ
ータの下位３ビットの誤差距離に対応する画素で、表示
データの最下位ビットが桁上がりし、これにより画素群
において下位３ビットで表現される階調を表現されるも
のとなる。例えば図８（Ｃ）では、下位３ビットで表わ
される１０進数値が「２」である。奇数フレームと偶数
フレームの２画面での総画素数「６４」に対する黒塗り
の画素数「１６」の比は２／８であり、分母を下位３ビ
ットで表わされる数値「８」に一致させると、分子は前
記１０進数値の「２」と一致する。
【００６４】図８に示す誤差拡散では、フレーム内で見
たときに、各行においてＦ１＝１が加算される黒塗りの
画素数の配列の組み合せが、上下に隣接する行間で必ず
相違するものとなっている。また、図８（Ａ）ないし
（Ｈ）のいずれにおいても、奇数フレームでの黒塗りの
画素の組み合せと、偶数フレームの黒塗りの画素の組み
合せとが相違している。さらに奇数フレームと偶数フレ
ームとで、黒塗りの画素数が同じ数となっている。例え
ば図８（Ｄ）では奇数フレームと偶数フレームとで、黒
塗りの画素が共に１２個ずつとなっている。図８に示す
ように、図６に示した誤差拡散処理を行なうと、Ｆ１＝
１が加算される画素が各フレームにて同じ列内で縞状に
連続する確率が低くなり、また奇数と偶数の両フレーム
において誤差が均一の分散している。よって、図１４に
示す従来の拡散処理に比較して誤差拡散による階調表示
の画面品質が良くなることが解る。
【００６５】なお、上記実施例では、同じ原画像データ
が８画素分を越えて連続しない場合に限り、図６と図８
に示す誤差拡散の処理が行われるが、この信号処理では
図８に示すように誤差拡散が均一であるため、同じ原画
像データが８画素を越えて連続するときに、この処理を
行なっても、図１４の従来例などに比べて、充分に高品
質の画面を得ることが解る。すなわち所定面積の画面の
全画素に一定時間同じ原画像データが与えられ、同じ階
調の画面が広く且つ静止画像とされたときであっても、
図６と図８の誤差拡散処理により、高品質の模擬階調表
示を期待できる。
【００６６】次に、ＳＴ６ｃにおいて、カウンタ９のカ
ウンタ出力（ｂ）が「１」になったとき、すなわち同じ
原画像データが与えられる画素数が行内にて連続して８
画素を越えた場合の処理をＳＴ８とＳＴ９で説明する。
【００６７】（ＳＴ８）第〔Ｊ，Ｋ，Ｌ〕の画素に対応
する原画像データのうちの上位３ビットが、第１のラッ
チ回路２からマルチプレクサ１５を経て第２のラッチ回
路７に直接与えられる。第〔Ｊ，Ｋ，Ｌ〕の画素に対応
する原画像データから直接与えれるその上位３ビット
を、第〔Ｊ，Ｋ，Ｌ〕の画素に対応するフレーム内処理
データとする。また誤差データラッチ回路４に保持され
るべきフレーム内誤差データは“０００”にする。ま
た、第１のラッチ回路２から、第〔Ｊ，Ｋ，Ｌ〕の画素
に対応する原画像データの下位３ビットがライン（ｄ）
を経て制御部１０内のラッチ回路に保持される。すなわ
ち第〔Ｊ，Ｋ，Ｌ〕の画素に対応する原画像データの下
位３ビットが、そのまま制御部１０に与えられる。
【００６８】（ＳＴ９）ＳＴ９では、第〔Ｊ，Ｋ，Ｌ〕
の画素に対応する原画像データの前記下位３ビットのデ
ータと、フレームを示すデータと、行を示すデータと、
列を示すデータとに基づき、予め決められている参照テ
ーブルから２進値が読み出され、読出された２進値が第
２の処理値Ｆ２となる。この処理値Ｆ２が第２の加算器
１１に送られ、ＳＴ８における第〔Ｊ，Ｋ，Ｌ〕の画素
に対応する原画像データの上位３ビットに対し処理値Ｆ
２が加算され、３ビットの表示データ生成される。ＳＴ
６ｃのカウント値が８以上で連続するとき、すなわち同
じ原画像データが同じライン内で８画素を越えて連続し
つづける間、上記ＳＴ８とＳＴ９の信号処理が繰返され
る。
【００６９】上記ＳＴ８とＳＴ９による誤差拡散の処理
方法を図７および図９によりさらに詳しく説明する。こ
の誤差拡散処理では、図７（Ａ）に示す第〔Ｊ，Ｋ，
Ｌ〕の画素に対応する原画像データのうちの上位３ビッ
トが、第〔Ｊ，Ｋ，Ｌ〕の画素に対応するフレーム内処
理データ（図７（Ｂ））として第２のラッチ回路７に与
えられる。また第〔Ｊ，Ｋ，Ｌ〕の画素に対応する原画
像データの下位３ビットのデータ（Ｄ2，Ｄ1，Ｄ0）
（図７（Ｃ））と、フレームを示すデータと、行を示す
データと、列を示すデータとに基づき参照テーブルから
処理値Ｆ２が読み出され、この処理値Ｆ２が前記フレー
ム内処理データに加算され、第〔Ｊ，Ｋ，Ｌ〕の画素に
対応する表示データ（図７（Ｅ））が生成される。
【００７０】ここで、前記処理値Ｆ２は、下位３ビット
のデータと、フレーム、行、列の各要素に基づいて予め
参照テーブルに定められているが、この参照テーブルの
決め方の一例を図９に基づいて説明する。参照テーブル
では、図９に示すように、行内に連続する８画素が４行
連続する８×４の画素群を１単位としている。行方向の
８画素は原画像データの下位３ビットで表現される１０
進数値（２(Y-X)）である。行数は任意に決めることが
可能であるが、この実施例では８／２＝４を１単位の画
素群の行としている。奇数フレームと偶数フレームとで
２単位の画素群となる。原画像データの下位の３ビット
で表わされる１０進数値は８であり、原画像データの下
位３ビットでは８通りの数値が表現される。よって参照
テーブルでは、２単位×８＝１６単位の画素群の全画素
に対応する処理値Ｆ２が定められている。各単位の画素
群において、図９で黒塗りで示しているのが、処理値Ｆ
２が「１」となる画素であり、それ以外は処理値Ｆ２が
「０」となる画素である。
【００７１】参照テーブルから処理値Ｆ２を読み出すた
めに使用される決定要素は、原画像データの下位３ビッ
トのデータの他に、まずフレーム番号（フレームカウン
ト値）Ｊの最下位ビットである。この最下位ビットが
「０」のとき奇数フレームであり、「１」のときが偶数
フレームである。次に、行番号（行カウント値）Ｋにつ
いては連続する４行分までが処理値Ｆ２を決める要素と
して使用される。よって行カウント値の下位２ビットが
使用される。列番号（列カウント値）Ｌは、８列分すな
わち下位３ビットで表わされる１０進値が、処理値Ｆ２
を読み出すために使用される。
【００７２】例えば連続している同じ原画像データの最
下位ビットが“０００”であるときには、図９（Ａ）に
示すように、上段の奇数フレームと下段の偶数フレーム
において各単位の画素群の各画素に対応して参照テーブ
ルに定められている処理値Ｆ２は、いずれも「０」であ
る。原画像データの最下位ビットが“００１”であり、
例えばフレームカウント値の最下位ビットが「０」（奇
数フレーム）、図９に示す１単位（８×４の画素）の画
素群内での行番号が０、列番号Ｌ＝２のときには、処理
値Ｆ２＝０である。前記列番号Ｌ＝５のときには、Ｆ２
＝１である。
【００７３】これは、図９（Ｃ）ないし（Ｈ）において
も同じである。例えば最下位ビットが“０１１”であ
り、フレームカウント値の最下位ビットが「１」（偶数
フレーム）、１単位の画素群内での番号が０、列番号Ｌ
＝０のときには、処理値Ｆ２＝０である。最下位ビット
が同じく“０１１”であり、フレームカウント値の最下
位ビットが「０」（奇数フレーム）、１単位内での行番
号が１、列番号Ｌ＝２のときには、処理値Ｆ２＝１であ
る。
【００７４】ＳＴ８とＳＴ９の誤差拡散処理では、同じ
原画像データが行内にて８個を越えて連続したとき、そ
れ以後は同じ原画像データが行内で連続する限り、図９
に示した参照テーブルに基づいて処理値Ｆ２の「０」ま
たは「１」が決められる。行内に多数連続する画素がさ
らに多数行連続する所定面積の画面内において各画素に
対応する原画像データが全て同じであるとき、図９
（Ａ）ないし（Ｈ）のいずれかに示される画素群が画面
上で左右に多数単位並ぶことになる。
【００７５】図９に示す参照テーブルにおける処理値Ｆ
２の決め方では、８×４の１単位の画素群において、Ｆ
２＝１となる画素の同じ行内での組み合せが上下に隣接
する行間で互いに相違し、また同じ列方向でＦ２＝１と
なる画素の組み合せも左右に隣接する列間にて必ず相違
する。また、奇数フレームと偶数フレームで、Ｆ２＝１
となる画素の組み合せが必ず相違する。さらに奇数フレ
ームと偶数フレームとで、Ｆ２＝１となる画素の数が互
いに等しくなる。また、Ｆ２＝１となる画素とＦ２＝０
となる画素の双方が共に行方向または列方向へ３画素以
上連続しないものとなっている。例えば図９（Ｄ）の奇
数フレームのＬ４の列ではＦ２＝０が列方向へ３画素連
続しているが、この奇数フレームではＦ２＝１となる画
素が列または行方向へ３画素以上連続しないものとなっ
ている。また図９（Ｆ）（Ｇ）（Ｈ）では、Ｆ２＝１と
なる画素が３画素以上連続している箇所があるが、Ｆ２
＝０の画素が３画素以上連続しないものとなっている。
【００７６】処理値Ｆ２は上記のように決められている
ため、所定面積の全画素に対応する原画像データが全て
同じであったとしても、下位３ビット（下位Ｙ−Ｘビッ
ト）の誤差がフレーム内で均一に拡散され、またフレー
ム間でも拡散されることになる。よって所定面積の画面
が所定の中間調の静止画像となったときに、縞やフリッ
カの生じない、きわめて高品質の画像を得ることができ
る。特に、この実施例では、同じ原画像データの連続が
８画素を越えないときには図８に示す誤差拡散が行わ
れ、同じ原画像データが８画素を越えて連続したときに
は、さらに分散度の高い図９の誤差拡散が行われるた
め、どのような階調パターンの画像であっても、画面全
体の画質が向上されるものとなる。
【００７７】次に、図３のフローチャートのＳＴ５にお
いて、上記のＳＴ２、ＳＴ３、ＳＴ７またはＳＴ８、Ｓ
Ｔ９の信号処理が１行終了すると、ＳＴ５から図４のＳ
Ｔ１０に移行する。ＳＴ１０では、表示データを生成す
る行が次の行に移行する。またＳＴ１０では誤差データ
ラッチ回路２でのフレーム内誤差がクリアされる。ＳＴ
１１において、１フレーム分の処理が完了していないと
きには、から図２のＳＴ２に移行して表示データの生
成が第１列の画素から継続される。ＳＴ１１にて１フレ
ーム分の処理が完了していると、ＳＴ１２にて処理すべ
きフレームが更新される。そして全フレーム終了してい
ないときには、からＳＴ２に移行し、表示データの生
成が継続される。
【００７８】
【発明の効果】以上のように、本発明では、Ｙビットの
原画像データのうちの上位Ｘビットにより表示データが
生成される画像表示方法および画像表示装置において、
下位Ｙ−Ｘビットで表現すべき階調による誤差拡散をフ
レーム内にて均一に分散し、またフレーム間で均等に分
散することができる。よって、例えば所定面積の各画素
に対応する原画像データが長時間にわたって同じとなる
同じ階調の静止画像が表示される場合に、縞やフリッカ
が生じない高品質画質を得ることができる。
【００７９】また本発明では、フレーム内処理データに
加算する処理値を決める要素として、同じ行内の前画素
に対応する誤差データまたは、その画素の原画像データ
の下位ビットを使用しているため、従来のように前フレ
ームの誤差データをフレームに渡る長時間保持する必要
がなくなり、誤差データの読出し制御などが簡単にな
る。
【図面の簡単な説明】
【図１】本発明の画像表示装置の一実施例を示す回路ブ
ロック図、
【図２】図１の装置を使用した本発明の画像表示方法を
示すフローチャート、
【図３】図１の装置を使用した本発明の画像表示方法を
示すフローチャート、
【図４】図１の装置を使用した本発明の画像表示方法を
示すフローチャート、
【図５】表示画面を模式的に示す斜視図、
【図６】（Ａ）ないし（Ｇ）は第１の処理値を用いたデ
ータの処理方法の説明図、
【図７】（Ａ）ないし（Ｅ）は第２の処理値を用いたデ
ータの処理方法の説明図、
【図８】画素群に同じ原画像データが与えられる場合
に、第１の処理値の「１」が加算される画素の配列を示
す説明図であり、（Ａ）ないし（Ｈ）は下位３ビットの
データがそれぞれ相違する場合を示す、
【図９】第２の処理値を決める参照テーブルの一例を示
しており、（Ａ）ないし（Ｈ）は下位３ビットのデータ
がそれぞれ相違する場合を示す、
【図１０】画素が配列された１画面分を示す画面正面
図、
【図１１】従来の誤差拡散の処理方法の説明図、
【図１２】従来の他の誤差拡散の処理方法を示す説明
図、
【図１３】（Ａ）（Ｂ）は図１１に示す従来の拡散処理
方法における誤差の拡散状態を示す説明図、
【図１４】（Ａ）ないし（Ｈ）は、図１２に示す従来の
拡散処理方法における誤差の拡散状態を示す説明図、
【符号の説明】
１ 位置検出回路 ２ 第１のラッチ回路 ３ 第４のラッチ回路 ４ 誤差データラッチ回路 ５ 第１の加算器 ８ 一致検出回路 ９ カウンタ １０ 制御部 １１ 第２の加算器 Ｄ0〜Ｄ5 ６ビットの各位のデータ Ｆ１ 第１の処理値 Ｆ２ 第２の処理値
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０９Ｇ 5/36 Ｇ０９Ｇ 5/36 ５２０Ａ Ｈ０４Ｎ 1/405 Ｈ０４Ｎ 1/40 Ｂ (56)参考文献 特開 平８−152869（ＪＰ，Ａ) 特開 平７−134578（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 5/42 G06T 5/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 Ｙビットの原画像データからＹビットよ
    りも少ないＸビットの表示データが生成され、このＸビ
    ットの表示データにより、行方向および列方向に配列さ
    れた各画素が駆動される画像表示装置であって、Ｙビッ
    トのデータの下位Ｙ−Ｘビットのうちの最上位ビットと
    フレームを示すデータと駆動画素が属する行を示すデー
    タとで処理値を生成する制御手段と、原画像データの上
    位Ｘビットに基づくフレーム内処理データに前記処理値
    を加算して表示データを生成する加算手段とが設けられ
    ていることを特徴とする画像表示装置。
  2. 【請求項２】 Ｙビットの原画像データからＹビットよ
    りも少ないＸビットの表示データが生成され、このＸビ
    ットの表示データにより、行方向および列方向に配列さ
    れた各画素が駆動される画像表示装置であって、原画像
    データに対し、同じ行内での直前の画素に対応するデー
    タのうちの下位の所定ビットをフレーム内誤差データと
    して加算する第１の加算手段と、加算後のデータの下位
    Ｙ−Ｘビットのうちの最上位ビットとフレームを示すデ
    ータと駆動画素が属する行を示すデータとで処理値を生
    成する制御手段と、原画像データの上位Ｘビットに基づ
    くフレーム内処理データに前記処理値を加算して表示デ
    ータを生成する第２の加算手段とが設けられていること
    を特徴とする画像表示装置。
  3. 【請求項３】 Ｙビットの原画像データからＹビットよ
    りも少ないＸビットの表示データが生成され、このＸビ
    ットの表示データにより、行方向および列方向に配列さ
    れた各画素が駆動される画像表示装置であって、Ｙビッ
    トのデータの下位Ｙ−Ｘビットのデータとフレームを示
    すデータと駆動画素が属する行を示すデータと駆動画素
    の列を示すデータとで処理値を生成する制御手段と、Ｙ
    ビットのデータの上位Ｘビットに基づくフレーム内処理
    データに前記処理値を加算して表示データを生成する加
    算手段とが設けられていることを特徴とする画像表示装
    置。
  4. 【請求項４】 Ｙビットの原画像データからＹビットよ
    りも少ないＸビットの表示データが生成され、このＸビ
    ットの表示データにより、行方向および列方向に配列さ
    れた各画素が駆動される画像表示装置であって、Ｙビッ
    トのデータの下位Ｙ−Ｘビットのうちの最上位ビットと
    フレームを示すデータと駆動画素が属する行を示すデー
    タとで第１の処理値を生成し、且つＹビットのデータの
    下位Ｙ−Ｘビットの各データとフレームを示すデータと
    駆動画素が属する行を示すデータと駆動画素の列を示す
    データとで第２の処理値を生成する制御手段と、同じ行
    内に連続する画素に与えられる原画像データの一致を検
    出する一致検出手段とが設けられ、原画像データが所定
    画素数連続して一致しないときには、Ｙビットのデータ
    の上位Ｘビットに基づくフレーム内処理データに前記第
    １の処理値が加算され、原画像データが所定画素数連続
    して一致したときには、前記フレーム内処理データに前
    記第２の処理値が加算されて表示データが生成されるこ
    とを特徴とする画像表示装置。
JP19995995A 1995-08-04 1995-08-04 画像表示方法および画像表示装置 Expired - Lifetime JP3272206B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP19995995A JP3272206B2 (ja) 1995-08-04 1995-08-04 画像表示方法および画像表示装置
TW085108003A TW296447B (ja) 1995-08-04 1996-07-02
KR1019960032406A KR100218545B1 (ko) 1995-08-04 1996-08-02 화상표시방법 및 화상표시장치
US12/368,491 US8339350B2 (en) 1995-08-04 2009-02-10 Image display method and apparatus
US13/725,623 US20130207941A1 (en) 1995-08-04 2012-12-21 Image display method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19995995A JP3272206B2 (ja) 1995-08-04 1995-08-04 画像表示方法および画像表示装置

Publications (2)

Publication Number Publication Date
JPH0950266A JPH0950266A (ja) 1997-02-18
JP3272206B2 true JP3272206B2 (ja) 2002-04-08

Family

ID=16416458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19995995A Expired - Lifetime JP3272206B2 (ja) 1995-08-04 1995-08-04 画像表示方法および画像表示装置

Country Status (4)

Country Link
US (2) US8339350B2 (ja)
JP (1) JP3272206B2 (ja)
KR (1) KR100218545B1 (ja)
TW (1) TW296447B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100517366B1 (ko) * 1998-12-01 2005-11-25 엘지전자 주식회사 플라즈마 표시 패널의 오차 확산 처리 회로
KR100517365B1 (ko) * 1998-12-01 2005-11-25 엘지전자 주식회사 플라즈마 표시 패널의 오차 확산 처리 회로
KR100517367B1 (ko) * 1998-12-01 2005-11-25 엘지전자 주식회사 플라즈마 표시 패널의 오차 확산 처리 회로
KR100796485B1 (ko) * 2001-09-04 2008-01-21 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
US8009327B2 (en) * 2002-07-11 2011-08-30 Canon Kabushiki Kaisha Method and apparatus for image processing
JP4504651B2 (ja) * 2003-09-29 2010-07-14 パナソニック株式会社 誤差拡散装置、誤差拡散方法および表示装置
JP4912398B2 (ja) * 2006-05-23 2012-04-11 パナソニック株式会社 画像処理装置、画像処理方法、プログラム、記録媒体および集積回路
KR101341904B1 (ko) * 2009-02-20 2013-12-13 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
CN101714348B (zh) * 2009-12-22 2012-04-11 中国科学院长春光学精密机械与物理研究所 混合叠加灰度级控制显示屏的驱动电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254982A (en) * 1989-01-13 1993-10-19 International Business Machines Corporation Error propagated image halftoning with time-varying phase shift
JP2974363B2 (ja) * 1990-04-02 1999-11-10 株式会社リコー 画像処理装置
CA2063879C (en) * 1991-05-28 1998-05-05 Albert D. Edgar Positive feedback error diffusion signal processing
US5444461A (en) * 1992-03-19 1995-08-22 Optibase Advanced Systems (1990) Ltd. Bi-dimensional visual model
US5450098A (en) * 1992-09-19 1995-09-12 Optibase Advanced Systems (1990) Ltd. Tri-dimensional visual model
US5596349A (en) * 1992-09-30 1997-01-21 Sanyo Electric Co., Inc. Image information processor

Also Published As

Publication number Publication date
JPH0950266A (ja) 1997-02-18
TW296447B (ja) 1997-01-21
US8339350B2 (en) 2012-12-25
KR100218545B1 (ko) 1999-09-01
KR970012277A (ko) 1997-03-29
US20130207941A1 (en) 2013-08-15
US20090195493A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
EP0681280B1 (en) Vertical filtering method for raster scanner display
JP2726631B2 (ja) 液晶表示方法
EP0621578B1 (en) Driving apparatus for liquid crystal display
US8339350B2 (en) Image display method and apparatus
WO1992022887A1 (en) Method and apparatus for improved color to monochrome conversion
JP2637822B2 (ja) 表示装置の駆動方法
JP2804059B2 (ja) 液晶表示装置
JP2659900B2 (ja) 画像表示装置の表示方法
JPH07287552A (ja) 液晶パネルの駆動装置
US6788306B2 (en) Display apparatus displaying pseudo gray levels and method for displaying the same
JPH0553530A (ja) マトリクス・スクリーン像表示方法
JP3690860B2 (ja) 画像処理装置
JP3372306B2 (ja) マトリックス型液晶表示装置
JP2760714B2 (ja) 画像情報処理方法及び画像情報処理装置
JP2975823B2 (ja) 疑似階調処理装置
JP3576231B2 (ja) 画像表示装置の駆動方法
JP3387148B2 (ja) 液晶パネルの駆動装置とその駆動装置に用いるデータ変換法
JPH096291A (ja) 液晶パネルの駆動装置
JP3172378B2 (ja) 疑似階調処理装置
JP3570757B2 (ja) 画像表示装置の駆動法
JPH1031460A (ja) 液晶表示パネルの駆動装置
JPH09190161A (ja) 行列演算装置
JP4929395B1 (ja) 画像表示装置
JP3234422B2 (ja) 疑似階調処理装置
JPH04265990A (ja) 画像表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080125

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100125

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140125

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term