KR970064051A - 갭-드클락 발생기 - Google Patents

Abstract

본 발명은 디지털 데이터 통신에서 사용되는 갭-드클락 발생기에 관한 것으로, 기본펄스발생부(10)으로부터 발생되는 복수개의 주기적인 기본펄스를 입력받고 모드선택부(40)의 선택신호에 따라 이에 대응하는 주기적인 구분펄스(Pulse)를 발생하고, 상기 구분펄스(Pulse)의 발생에 따라 갭-드클락(GAP CLK)을 발생한다. 모드 신호(freq_mode)에 따라 여러 주기를 갖는 구분 펄스(Pulse)와 갭-드클락(GAP-CLK)을 발생 할 수 있으므로 하드웨어의 변경이 필요없어지고, 16진다운카운터와 4×16디코더와 16×1먹스 등을 각각 32카운터 이상으로 확장하고 그에 적합한 디코더와 믹스 등을 사용하면 더욱 세밀한 구분펄스(Pulse)와 갭-드클락(GAP CLK)을 발생할 수 있다.

Description

갭-드클락 발생기

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 따른 갭-드클락 발생기의 실시예를 보이는 상세 회로도. 제2도는 제1도의 기본 펄스발생부의 출력 타이밍도.

Claims (6)

1. 소정의 주기를 갖는 주클락(MCLK)을 입력받아 소정의 주기를 갖는 복수개의 기본펄스를 발생하는 기본펄스발생수단(10)과 ; 상기 기본펄스를 입력받아 선택신호에 의해 구분펄스(Pulse)를 출력하는 구분펄스발생수단(20)과; 상기 주클락(MCLK)과 상기 구분펄스(Pulse)를 입력받아 갭-드클락(GAP CLK)을 발생하는 갭-드클락발생수단(30)과; 구분펄스(Pulse)의 주기를 설정하는 모드신호(frg_mode)를 입력받아 이에 응답하는 선택신호를 출력하여 상기 구분펄스발생수단(20)에 인가하는 모드선택수단(40)을 포함하는 갭-드클락 발생기.
2. 제1항에 있어서, 상기 기본펄스발생수단(10)은, 상기 주클락(MCLK)의 입력을 받아 소정의 카운트 신호를 출력하는 카운터부(12)와; 상기 카운티부(12)의 출력을 입력받아 이에 응답하여 상기 기본펄스를 순차적으로 발생하는 디코더부(14)를 포함하는 갭-드클락 발생기.
3. 제1항에 있어서, 상기 구분펄스발생수단(20)은 입력되는 상기 복소개의 기본펄수중 상기 선택신호에 따라 하나의 펄스에 응답된 펄스를 출력하는 멀티플레서(44)와; 상기 주클락(MCLK)에 동기되어 상기 믹스부(44)의 출력펄스를 입력받는 플리플롭(24)과; 상기 믹스부(44)의 출력 펄스와 상기 플립를롭(24)의 반전출력단자의 출력을 입력받아 상기 구분펄스(Pulse)를 출력하는 앤드게이트(26)를 포함하는 갭-드클락 발생기.
4. 제1항에 있어서, 갭-드클락발생수단(30)은, 상기 구분펄스(Pulse)를 입력받아 반전시켜 출력하는 인버터(32)와; 상기 주클락(MCLK)과 상기 인버터의 반전출력을 입력받아 상기 갭-드클락(GAP CLK)을 출력하는 앤드게이트(34)를 포함하는 갭-드클락 발생기.
5. 제1항에 있어서, 상기 모드선택수단(40)은, 상기 모드신호(freq_mode)와 궤환신호를 가산하여 상기 선택신호를 출력하는 가산부(42)와; 상기 선택신호를 입력받아 상기 구분펄스(Pulse)에 의해 동기되어 출력되는 신호 상기 궤환신호로 사용하는 재귀가산부(44)를 포함하는 갭-드클락 발생기.
6. 제5항에 있어서, 상기 재귀가산부(44)는, 상기 선택신호를 입력받는 복수개의 플리플롭(44)을 포함하는 갭-드클락 발생기.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.