KR970060698A - Mosfet를 채택한 차동 회로를 갖는 레벨 변환 회로 - Google Patents
Mosfet를 채택한 차동 회로를 갖는 레벨 변환 회로 Download PDFInfo
- Publication number
- KR970060698A KR970060698A KR1019970001274A KR19970001274A KR970060698A KR 970060698 A KR970060698 A KR 970060698A KR 1019970001274 A KR1019970001274 A KR 1019970001274A KR 19970001274 A KR19970001274 A KR 19970001274A KR 970060698 A KR970060698 A KR 970060698A
- Authority
- KR
- South Korea
- Prior art keywords
- coupled
- drain
- mos transistor
- source
- gate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
- H03K19/017527—Interface arrangements using a combination of bipolar and field effect transistors [BIFET] with at least one differential stage
Abstract
본 발명은 저전원 전압에서도 고속으로 동작하는 레벨 변환 회로에 관한 것이다. 레벨 변환회로는 주로 에미터 폴로워부(101), 진폭 증폭부(102) 및 레벨 변환부(103)으로 구성된다. 진폭 증폭부102)는 채널 MOS 트랜지스터 M1의 게이트가 노드(001)에 접속되고 드레인의 접속 노드(002)가 저항 R2를 통해 고위측 전원단자VCC에 접속되고 소스는 노드(004)에 접속되며,N―채널 MOS 트랜지스터 M2의 베이스는 기준 전원 단자 VR에 접속되고 드레인의 접속 노드(003)은 저항 R3를 통해 고위측 전원 단자 VCC에 접속되는 소스는 노드(004)에 접속되며, NPN 트랜지스터 Q4의 베이스는 기준 전원 단자 VCSI에 접속되고 콜렉터는 노드(004)에 접속되고 에미터는 저항 R4를 통해 제1 저위측 전원 단자 GND1에 접속되도록 구성된 차동 증폭기이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 레벨 변환 회로의 실시예를 도시하는 회로도.
Claims (3)
- 제1 입력 단자에 결합된 게이트, 전류원에 결합된 소스, 및 제1 부하 저항에 결합된 드레인을 갖는 제1채널형의 제1 MOS 트랜지스터; 제2 입력 단자에 결합된 게이트, 상기 전류원에 결합된 소스, 및 제2 부하저항에 결합된 드레인을 갖는 상기 제1 채널형의 제2 MOS 트랜지스터; 상기 제1 MOS(트랜지스터의 드레인에 결합된 게이트, 제1 전위 라인에 결합된 소스, 및 드레인을 갖는 제2 채널형의 제3 MOS 트랜지스터; 상기 제2MOS 트랜지스터의 드레인에 결합된 게이트, 상기 제1 전위 라인에 결합된 소스, 및 드레인을 갖는 상기 제2채널형의 제4 MOS트랜지스터; 상기 제 3 MOS 트랜지스터의 드레인에 결합된 게이트, 상기 제3 MOS트랜지스터의 드레인에 결합된 드레인, 및 제2 전위 라인에 결합된 소스를 갖는 상기 제1채널형의 제5 MOS 트랜지스터; 상기 제5 MOS 트랜지스터의 게이트에 결합된 게이트, 상기 제4 MOS트랜지스터의 드레인에 결합된 드레인 및 상기 제2 전위 라인에 결합된 소스를 갖는 상기 제1 채널형의 제6 MOS 트랜지스터; 및 상기 제4 MOS 트랜지스터의 드레인에 출력단자를 포함하는 것을 특징으로 하는 레벨 변환 회로.
- 제1항에 있어서, 상기 제1 채널형은 N 채널형이고 상기 제2채널형은 P형 채널인 것을 특징으로 하는 레벨 변환 회로.
- ECL 또는 CML 레벨 신호를 MOS 레벨 신호로 변환하기 위한 레벨 변환 회로에 있어서, 상기 ECL 또는 CML 레벨 신호를 수신하고 레벨-시프트된 신호를 출력하기 위한 에미터 폴로워부; 소스가 공통으로 접속되어 있으며 또한 전류원을 통해 제1 저위측 전원 단자에도 접속되어 있는 한 쌍의 N-채널 MOS 트랜지스터가 설치되어 있고, 이들 트랜지스터 중 한 트랜지스터의 게이트이는 상기 에미터 폴로워부의 출력이 입력되며 다른 트랜지스터의 게이트에는 상기 에미터 폴로워부의 출력의 상보 신호 또는 입력 기준 전압이 입력되며 이들 트랜지스터의 드레인은 부하 소자를 통해 고위측 전원 단자에 각각 접속되어 있는 차동진폭 증폭부; 및 소스가 상기 고위측 전원 단자에 접속되어 있고 게이트는 상기 진폭 증폭부의 차동 출력을 수신하는 한 쌍의 P-채널MOS 트랜지스터를 구비하여, 드레인 각각이 상기한 쌍의 P-채널 MOS 트랜지스터의 드레인 각각에 접속되고 소스는 제2 저위측 전원 단자에 접속되어 있으며 게이트는 공통으로 접속되어 있을 뿐만아니라 한 드레인에 접속되어 있으며 다른 한 드레인은 출력으로 되는 한 쌍의 N-채널 MOS 트랜지스터를 갖는 전류 미러 회로를 구비한 레벨 변환부를 포함하는 것을 특징으로 하는 레벨 변환 회로.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP96-005905 | 1996-01-17 | ||
| JP8005905A JPH09200004A (ja) | 1996-01-17 | 1996-01-17 | レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970060698A true KR970060698A (ko) | 1997-08-12 |
| KR100236255B1 KR100236255B1 (ko) | 1999-12-15 |
Family
ID=11623923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970001274A KR100236255B1 (ko) | 1996-01-17 | 1997-01-17 | Mosfet를 채택한 차동 회로를 갖는 레벨 변환회로 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6340911B1 (ko) |
| EP (1) | EP0785629B1 (ko) |
| JP (1) | JPH09200004A (ko) |
| KR (1) | KR100236255B1 (ko) |
| DE (1) | DE69700965T2 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19930178C1 (de) * | 1999-06-30 | 2001-01-11 | Siemens Ag | ECL/CMOS-Pegelwandler |
| DE102004060212A1 (de) * | 2004-12-14 | 2006-07-06 | Infineon Technologies Ag | Pegelumsetzer |
| US9379709B2 (en) * | 2014-06-30 | 2016-06-28 | Finisar Corporation | Signal conversion |
| CN107086861B (zh) * | 2017-05-25 | 2023-11-10 | 北京航天动力研究所 | 一种电平转换双态输出驱动电路 |
| CN111191474B (zh) * | 2019-12-30 | 2023-04-25 | 成都达安众科技有限公司 | 一种rfid抗干扰解调器 |
| CN113595546B (zh) * | 2021-07-01 | 2022-05-17 | 深圳市汇芯通信技术有限公司 | 宽带高速电平转换电路及高速时钟芯片 |
| CN114400975B (zh) * | 2021-12-15 | 2022-09-27 | 陕西亚成微电子股份有限公司 | 一种基于包络追踪技术的功率放大电路及设计方法 |
| CN116827320B (zh) * | 2023-07-27 | 2024-01-26 | 江苏润石科技有限公司 | 一种快速响应的自适应电源转换电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118642B2 (ja) | 1986-01-08 | 1995-12-18 | 株式会社東芝 | レベル変換回路 |
| DE4000780C1 (ko) | 1990-01-12 | 1991-07-25 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
| JPH04278719A (ja) * | 1991-03-06 | 1992-10-05 | Toshiba Corp | ソース電極結合形論理回路 |
| JPH05160709A (ja) | 1991-12-04 | 1993-06-25 | Hitachi Ltd | 高速論理入力回路 |
| EP0590818A3 (en) * | 1992-10-02 | 1994-05-11 | Nat Semiconductor Corp | Ecl-to-bicmos/cmos translator |
| US5332935A (en) * | 1993-04-12 | 1994-07-26 | Sierra Semiconductor | ECL and TTL to CMOS logic converter |
| US5434516A (en) | 1993-07-09 | 1995-07-18 | Future Domain Corporation | Automatic SCSI termination circuit |
-
1996
- 1996-01-17 JP JP8005905A patent/JPH09200004A/ja active Pending
-
1997
- 1997-01-16 US US08/784,775 patent/US6340911B1/en not_active Expired - Fee Related
- 1997-01-16 EP EP97100638A patent/EP0785629B1/en not_active Expired - Lifetime
- 1997-01-16 DE DE69700965T patent/DE69700965T2/de not_active Expired - Fee Related
- 1997-01-17 KR KR1019970001274A patent/KR100236255B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0785629A1 (en) | 1997-07-23 |
| JPH09200004A (ja) | 1997-07-31 |
| DE69700965D1 (de) | 2000-01-27 |
| KR100236255B1 (ko) | 1999-12-15 |
| DE69700965T2 (de) | 2000-07-27 |
| EP0785629B1 (en) | 1999-12-22 |
| US6340911B1 (en) | 2002-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970071829A (ko) | 반도체집적회로 | |
| KR950004709A (ko) | 모스(mos) 차동 전압-전류 변환 회로 | |
| KR960027256A (ko) | 증폭기 | |
| KR890013862A (ko) | 전압레벨 변환회로 | |
| KR970063902A (ko) | 구동 회로 | |
| KR880012009A (ko) | BiMOS 논리회로 | |
| KR970060698A (ko) | Mosfet를 채택한 차동 회로를 갖는 레벨 변환 회로 | |
| KR910002127A (ko) | 전원절환회로 | |
| KR850002710A (ko) | 에미터플로위형 싱글 엔디드 푸쉬풀회로 | |
| KR970703648A (ko) | 신호수신회로와 디지털 신호처리 시스템(signal receiving circuit and digital signal processing system) | |
| KR910010873A (ko) | 반도체 집적회로장치 | |
| KR840008091A (ko) | Mos트랜지스터 증폭기 | |
| KR940008261A (ko) | 바이씨모스(bicmos) 레벨 변환 회로 | |
| KR920015734A (ko) | 입력 버퍼 재생 래치 | |
| KR920013891A (ko) | 모노리틱 집적 파워 증폭기의 단일 이득 최종 스테이지 | |
| KR950035090A (ko) | 바이씨모스(BiCMOS)에미터 결합로직-씨모스 레벨변환기 | |
| US5329183A (en) | ECL-CMOS level converter circuit | |
| EP0657995B1 (en) | Mixed typology output stage | |
| US5218244A (en) | Logic level converter circuit | |
| KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
| KR910021007A (ko) | 증폭기 | |
| KR910021022A (ko) | 히스테리시스회로 | |
| US5049833A (en) | Amplifier stage | |
| KR910010860A (ko) | 출력회로 | |
| KR950024211A (ko) | 반도체집적회로의 바이씨모오스 레벨변환회로 및 이를 이용한 데이타출력버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030924 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |