KR970703648A - 신호수신회로와 디지털 신호처리 시스템(signal receiving circuit and digital signal processing system) - Google Patents
신호수신회로와 디지털 신호처리 시스템(signal receiving circuit and digital signal processing system) Download PDFInfo
- Publication number
- KR970703648A KR970703648A KR1019960706809A KR19960706809A KR970703648A KR 970703648 A KR970703648 A KR 970703648A KR 1019960706809 A KR1019960706809 A KR 1019960706809A KR 19960706809 A KR19960706809 A KR 19960706809A KR 970703648 A KR970703648 A KR 970703648A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- channel
- amplification
- channel type
- mosfet
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
Abstract
한 쌍으로 이루어지는 신호전송선로를 통하여 입력된 정상신호가 게이트에 공급된 P채널형의 제1증폭 MOSFET 및 N채널형의 제1증폭 MOSFET와, 상기 한 쌍으로 이루어지는 신호전송선로를 통하여 입력된 역상신호가 게이트에 공급된 P채널형의 제2증폭 MOSFET 및 N채널형의 제2증폭 MOSFET를 이용하여, 상기 P채널형의 제1증폭 MOSFET와 N채널형의 제2증폭 MOSFET의 각각의 이득을 조정하여 합성된 신호진폭이 동작 전압의 거의 중간부에 집약 되도록 한 제1출력신호를 형성하고. 상기 P채널형의 제2증폭 MOSFET와 N채널형의 제1증폭 MOSFET의 각각의 이득을 조정하여 합성된 신호진폭이 동작전압의 거의 중간부에 집약 되도록 한 제2출력신호를 형성한다. 이것에 위해 상기 신호수신회로에 있어서, 고정적인 동작범위 밖에 갖지 않는 센스앰프를 이용하여 광범위하게 걸쳐진 각종의 저진폭 레벨신호를 수신할 수 있고, 다른 저진폭 인터페이스의 반도체 집적회로장치를 조합하여 새로운 최적 시스템을 구축할 수 있다.
Description
신호수신회로와 디지털 신호처리 시스템(SIGNAL RECEIVING CIRCUIT AND
DIGITAL SIGNAL PROCESSING SYSTEM)
[도면의 간단한 설명]
제1도는 본 발명에 관련된 신호수신회로에 이용되는 바람직한 레벨시프트회로의 일실시예를 나타내는 회로도이고,
제2도는 본 발명에 관련된 신호수신회로에 이용되는 바람직한 레벨시프트회로의 다른 일실시예를 나타내는 회로도.
제8도는 본 발명에 관련된 신호수신회로에 이용되는 바람직한 센스앰프의 다른 일실시예를 나타내는 회로도이다.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
Claims (6)
- 한 쌍으로 이루어지는 신호전송선로를 통하여 입력된 정상(正相) 신호가 게이트에 공급된 P채널형의 제1증폭 MOSEFT 및 N채널형의 제1증폭 MOSFET와, 상기 한 쌍으로 이루어지는 신호전송선로를 통하여 입력된 역상(逆相) 신호가 게이트에 공급된 P채널형의 제2증폭 MOSFET 및 N채널형의 제2증폭 MOSFET를 가지며, 상기 P채널형의 제1증폭 MOSFET와 N채널형의 제2증폭 MOSFET의 출력을 공통화함과 동시에 각각의 이득을 조정하여 합성된 신호진폭이 동작전압의 거의 중간부에 집약되는 제1출력신호를 형성하고, 상기 P채널형의 제2증폭 MOSFET와 N채널형의 제1증폭 MOSFET의 출력을 공통화함과 동시에 각각의 이득을 조정하여 합성된 신호진폭이 동작전압의 거의 중간부에 집약되는 제2출력신호를 형성하는 것을 특징으로 하는 신호수신회로.
- 제1항에 있어서, 상기 신호수신회로의 제1출력신호와 제2출력신호는, 차동의 센스앰프에 공급되어 디지털 신호로 변환되는 것을 특징으로 하는 신호수신회로.
- 제1항에 있어서, 상기 신호수신회로는, 디지털집적회로의 입력회로에 이용되는 것을 특징으로 하는 신호수신회로.
- 제2항에 있어서, 상기 신호수신회로는 디지털집적회로의 입력회로에 이용되는 것을 특징으로 하는 신호수신회로.
- 한 쌍으로 이루어지는 제1과 제2의 신호전송선로에 대하여 각각 다른 레벨이 된 상보의 디지털출력신호를 송출시키는 신호송신회로를 포함하는 제1과 제2의 반도체 집적회로장치와, 상기 한 쌍으로 이루어지는 제1의 신호전송 선로를 통하여 입력된 정상(正相) 신호가 게이트에 공급된 P채널형의 제1증폭 MOSFET 및 N채널형의 제1증폭 MOSFET와, 상기 한 쌍으로 이루어지는 제1의 신호전송 선로를 통하여 입력된 역상(逆相) 신호가 게이트에 공급된 P채널형의 제2증폭 MOSFET 및 N채널형의 제2의 증폭 MOSEFT를 포함하고, 상기 P채널형의 제1증폭 MOSFET와 N채널형의 제2증폭 MOSFET의 출력을 공통화함과 동시에 각각 이득을 조정하여 합성된 신호진폭이 동작전압의 거의 중간부에 집약되는 제1의 출력 신호를 형성하며, 상기 P채널형의 제2증폭 MOSFET와 N채널형의 제1증폭 MOSFET의 출력을 공통화함과 동시에 각각의 이득을 조정하여 합성된 신호진폭이 동작전압의 거의 중간부에 집약되는 제2의 출력신호를 형성하는 제1의 신호수신회로와, 이러한 신호수신회로의 출력신호를 받아 디지털신호로 변환하는 차동의 제1의 센스앰프와, 상기 한 쌍으로 이루어지는 제2의 신호전송선로를 통하여 입력된 정상(正相) 신호가 게이트에 공급된 P채널형의 제3증폭 MOSFET 및 N채널형의 제3증폭 MOSFET와, 상기 한 쌍으로 이루어지는 제2의 신호전송선로를 통하여 입력된 역상(逆相) 신호가 게이트에 공급된 P채널형의 제4증폭 MOSFET 및 N채널형의 제4증폭 MOSFET를 포함하며, 상기 P채널형의 제3증폭 MOSFET와 N채널형의 제4증폭 MOSFET의 출력을 공통화함과 동시에 각각 이득을 조정하여 합성된 신호진폭이 동작전압의 거의 중간부에 집약되는 제3의 출력신호를 형성하고, 상기 P채널형의 제4증폭 MOSFET와 N채널형의 제3증폭 MOSFET의 출력을 공통화 함과 동시에 각각의 이득을 조정하여 합성된 신호진폭이 동작전압의 거의 중간부에 집약되는 제4의 출력신호를 형성하는 제2의 신호수신회로와 이러한 신호수신회로의 출력신호를 받아 디지털신호로 변환하는 차동의 제2의 센스앰프를 구비하는 제3의 반도체 집적회로 장치를 포함하는 것을 특징으로 하는 디지털신호처리 시스템.
- 제5항에 있어서, 상기 제1과 제2의 반도체 집적회로장치는 각각의 내부논리회로의 회로 형식이 다른 것을 특징으로 하는 디지털신호처리 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15416994 | 1994-06-13 | ||
JP94-154169 | 1994-06-13 | ||
PCT/JP1995/001001 WO1995034954A1 (fr) | 1994-06-13 | 1995-05-25 | Circuit de reception de signaux et systeme de traitement numerique de signaux |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970703648A true KR970703648A (ko) | 1997-07-03 |
Family
ID=15578345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960706809A KR970703648A (ko) | 1994-06-13 | 1995-05-25 | 신호수신회로와 디지털 신호처리 시스템(signal receiving circuit and digital signal processing system) |
Country Status (4)
Country | Link |
---|---|
US (1) | US5880601A (ko) |
JP (1) | JP3547752B2 (ko) |
KR (1) | KR970703648A (ko) |
WO (1) | WO1995034954A1 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1188146A (ja) * | 1997-09-04 | 1999-03-30 | Fujitsu Ltd | レベルインターフェース回路 |
US6255852B1 (en) * | 1999-02-09 | 2001-07-03 | Micron Technology, Inc. | Current mode signal interconnects and CMOS amplifier |
JP2000299438A (ja) * | 1999-04-15 | 2000-10-24 | Hitachi Ltd | 半導体集積回路 |
US7554829B2 (en) * | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
US6377068B1 (en) * | 2000-07-20 | 2002-04-23 | Visteon Global Technologies, Inc. | Low impedance stereo audio bus |
US7101770B2 (en) * | 2002-01-30 | 2006-09-05 | Micron Technology, Inc. | Capacitive techniques to reduce noise in high speed interconnections |
US7235457B2 (en) * | 2002-03-13 | 2007-06-26 | Micron Technology, Inc. | High permeability layered films to reduce noise in high speed interconnects |
US6846738B2 (en) * | 2002-03-13 | 2005-01-25 | Micron Technology, Inc. | High permeability composite films to reduce noise in high speed interconnects |
US6900116B2 (en) * | 2002-03-13 | 2005-05-31 | Micron Technology Inc. | High permeability thin films and patterned thin films to reduce noise in high speed interconnections |
US7160577B2 (en) | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
US6970053B2 (en) * | 2003-05-22 | 2005-11-29 | Micron Technology, Inc. | Atomic layer deposition (ALD) high permeability layered magnetic films to reduce noise in high speed interconnection |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
US7400170B2 (en) * | 2006-04-28 | 2008-07-15 | Lsi Logic Corporation | Differential current-mode driver with high common-mode range and controlled edge rates |
JP5440038B2 (ja) * | 2009-09-02 | 2014-03-12 | 日本電気株式会社 | 電源インタフェース、受信回路、集積回路、及び信号伝送方法 |
JP2018186400A (ja) * | 2017-04-26 | 2018-11-22 | ラピスセミコンダクタ株式会社 | レベルシフト回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01226218A (ja) * | 1988-03-07 | 1989-09-08 | Canon Inc | レベルシフト用集積回路 |
US5153465A (en) * | 1991-08-06 | 1992-10-06 | National Semiconductor Corporation | Differential, high-speed, low power ECL-to-CMOS translator |
JPH0567956A (ja) * | 1991-09-06 | 1993-03-19 | Nec Corp | コンバータ回路 |
US5204557A (en) * | 1991-10-15 | 1993-04-20 | National Semiconductor Corporation | Digital signal level translator |
JPH06104704A (ja) * | 1992-09-18 | 1994-04-15 | Mitsubishi Electric Corp | 半導体集積回路装置の入力回路 |
US5486785A (en) * | 1994-09-30 | 1996-01-23 | Mitsubishi Semiconductor America, Inc. | CMOS level shifter with feedforward control to prevent latching in a wrong logic state |
US5698993A (en) * | 1996-03-28 | 1997-12-16 | Industrial Technology Research Institute | CMOS level shifting circuit |
US5781026A (en) * | 1996-03-28 | 1998-07-14 | Industrial Technology Research Institute | CMOS level shifter with steady-state and transient drivers |
-
1995
- 1995-05-25 KR KR1019960706809A patent/KR970703648A/ko not_active Application Discontinuation
- 1995-05-25 WO PCT/JP1995/001001 patent/WO1995034954A1/ja active Application Filing
- 1995-05-25 US US08/750,581 patent/US5880601A/en not_active Expired - Fee Related
- 1995-05-25 JP JP50191896A patent/JP3547752B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5880601A (en) | 1999-03-09 |
JP3547752B2 (ja) | 2004-07-28 |
WO1995034954A1 (fr) | 1995-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0817385B1 (en) | Voltage-level shifter | |
US5703532A (en) | Fully differential self-biased signal receiver | |
US7425844B1 (en) | Input buffer for multiple differential I/O standards | |
KR970703648A (ko) | 신호수신회로와 디지털 신호처리 시스템(signal receiving circuit and digital signal processing system) | |
US6285259B1 (en) | System and method for converting from single-ended to differential signals | |
US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
TW332290B (en) | Semiconductor integrated circuit | |
US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
KR950004709A (ko) | 모스(mos) 차동 전압-전류 변환 회로 | |
KR910017773A (ko) | 버퍼 회로 | |
KR890013862A (ko) | 전압레벨 변환회로 | |
TW353247B (en) | Output buffer device | |
US4443717A (en) | High resolution fast diode clamped comparator | |
US4749955A (en) | Low voltage comparator circuit | |
KR970023374A (ko) | 반도체 집적회로장치 및 소진폭 신호 수신 방법 | |
US4767951A (en) | ECL to NMOS converter | |
KR970060698A (ko) | Mosfet를 채택한 차동 회로를 갖는 레벨 변환 회로 | |
MY112446A (en) | Bicmos ecl-cmos level converter | |
CA2165596A1 (en) | Output Buffer Circuit for High-Speed Logic Operation | |
EP1150424A3 (en) | Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same | |
US6407582B1 (en) | Enhanced 2.5V LVDS driver with 1.8V technology for 1.25 GHz performance | |
KR950024211A (ko) | 반도체집적회로의 바이씨모오스 레벨변환회로 및 이를 이용한 데이타출력버퍼 | |
JPH05136637A (ja) | 誤差増幅器 | |
JPH0818355A (ja) | 演算増幅器 | |
JPH04175011A (ja) | 入力バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |