CN114400975B - 一种基于包络追踪技术的功率放大电路及设计方法 - Google Patents
一种基于包络追踪技术的功率放大电路及设计方法 Download PDFInfo
- Publication number
- CN114400975B CN114400975B CN202111538979.4A CN202111538979A CN114400975B CN 114400975 B CN114400975 B CN 114400975B CN 202111538979 A CN202111538979 A CN 202111538979A CN 114400975 B CN114400975 B CN 114400975B
- Authority
- CN
- China
- Prior art keywords
- power supply
- transistor
- power
- apt
- voltage value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
Abstract
本发明公开了一种基于包络追踪技术的功率放大电路及设计方法,解决了传统Doherty架构的功放电路存在效率难以保证以及输出为峰值功率时的线性度较差的问题。该包括Doherty架构以及外置电源;所述外置电源为ET电源或APT电源;ET电源或APT电源的输出端接入Doherty架构中第一晶体管的漏极,并同时通过降压模块与第二晶体管的栅极连接;或者ET电源或APT电源的输出端同时与Doherty架构中第一晶体管和第二晶体管的漏极连接,并同时通过降压模块与第二晶体管的栅极连接。
Description
技术领域
本发明属于通信基站技术领域,特别是一种基于包络追踪技术的功率放大电路及设计方法。
背景技术
目前基站类功放在设计的时候都是采用多尔蒂(Doherty)构架的功率放大电路,该功率放大电路可以很好的兼顾输出平均功率时的效率和输出峰值功率时的线性度。
传统的适用于窄带信号的Doherty架构功放电路结构原理如图1所示,包括Doherty构架以及外置电源;
Doherty构架包括第一输入匹配网络转化模块、第二输入匹配网络转化模块、第一晶体管、第二晶体管、第一输出匹配网络转化模块、第二输出匹配网络转化模块、第一负载变换模块、第二负载变换模块以及第三负载变换模块;
第一输入匹配网络转化模块其输出端连接所述第一晶体管的栅极;第二输入匹配网络转化模块的输出端连接所述第二晶体管的栅极;
第一晶体管与第二晶体管的源极与接地;
第一输出匹配网络转化模块的输入端与第一晶体管的漏极连接;第二输出匹配网络转化模块的输入端与第二晶体管的漏极连接;
第一负载变换模块的输入端与第一输出匹配网络转化模块的输出短连接,第二负载变换模块的输入端与第二输出匹配网络转化模块的输出端连接;
第三负载变化模块的输入端分别与第一负载变换模块的输出端以及第二负载变化模块的输出端连接,
第三负载变化模块的输出端及外部负载;
外置电源采用固定电压模块,固定电压模块的输出端与第一晶体管的漏极连接,或者分别和第一晶体管的漏极以及第二晶体管的漏极连接。
由于传统Doherty架构的功放电路窄带特性逐步显现,为了解决带宽偏窄的问题,国内国外相关专家提出了双匹配的Doherty架构的功放电路,其结构如图2所示。该功放电路可以很好的解决带宽问题。
但不论是适用于窄带Doherty架构的功放电路或是适用于宽带Doherty架构的功放电路都存在以下问题:
1、由于使用了固定电压模块仅能提供固定漏级电压值,基站在实际工作时,有工作在期望的平均功率回退3dB或者回退6dB的场景,此时功放工作在线性区,效率很难保证。
2、传统Doherty架构的功放电路,为了保证额定功率时的高效率,第一晶体管栅压一般偏置在AB类,第二晶体管栅压一般偏置在C类。当峰值功率来的时候,第一晶体管和第二晶体管由于栅压偏置不同,两路功率不能做到完全的同相叠加,这导致传统Doherty架构能达到的饱和功率低于第一晶体管+第二晶体管用于平衡放大器架构时能达到的饱和功率(平衡放大器两个晶体管具有相同的栅压和漏级电压值,可以做到两路信号完全的同相叠加),这大幅降低了达到峰值功率时的线性度,因此导致线性度难以改善,线性度需要特制的预失真算法来达成。
发明内容
针对传统Doherty架构的功放电路存在效率难以保证以及输出为峰值功率时的线性度较差的问题,本发明提出一种基于包络追踪技术的功率放大电路。
同时提供了该电路的设计方法。
本发明的目的是通过以下技术方案予以实现,
一种基于包络追踪技术的功率放大电路,包括Doherty架构以及外置电源;所述外置电源为ET电源或APT电源;ET电源或APT电源的输出端接入Doherty架构中第一晶体管的漏极,并同时通过降压模块与第二晶体管的栅极连接;
或者ET电源或APT电源的输出端同时与Doherty架构中第一晶体管和第二晶体管的漏极连接,并同时通过降压模块与第二晶体管的栅极连接;
ET电源或APT电源对第二晶体管栅压进行调节,确保在输出额定功率时第二晶体管栅极偏置在C类,得到最大效率,同时使在输出峰值功率时第二晶体管栅极偏置在AB类,确保第二晶体管和第一晶体管维持同相位功率叠加,进而达到平衡放大器效果,得到最大饱和功率。
进一步地,上述降压模块包括电阻和运算放大器。
进一步地,上述Doherty架构为适用于窄带信号的Doherty架构,或者为适用于宽带信号的双匹配Doherty架构。
本发明还提供了上述基于包络追踪技术的功率放大电路的设计方法,其具体实现步骤如下:
步骤1:根据给定的输入信号峰均比PAR和平均有效输出功率Pave确定功率放大电路的饱和功率P1;
P1=Pave+PAR;
步骤2:确定Doherty架构中单个晶体管的饱和功率值P1/2;
步骤3:采用仿真软件并调用单个晶体管模型,进行loadpull仿真,调整单个晶体管模型漏级电压值,记录晶体管模型的饱和功率为P1/2时对应的晶体管模型漏级电压值,并将该漏级电压值作为ET电源或APT电源的最大电压值Vmax,以及晶体管模型的饱和功率为Pave时对应的晶体管模型漏级电压值,并将该漏级电压值作为ET电源或APT电源的平均有效电压值Vrms;
步骤4:通过最大电压值Vmax和平均有效电压值Vrms求取ET电源或APT电源的最小电压值Vmin,得到ET电源或APT电源的电压范围,从而选取合适的ET电源或APT电源;
具体计算公式如下:
其中,P1、P2为正数因子,取值范围均大于0且小于1;
步骤5:ET电源或APT电源与晶体管的匹配;
步骤5.1:根据选取的ET电源或APT电源最佳负载值R1以及晶体管输出额定功率时的漏级效率DE,得出晶体管输出平均功率时晶体管电流源输出端pLanA端面处的阻抗R2;
具体计算公式如下:
其中,V1为晶体管自有特征电压,晶体管输出额定功率时的漏级效率DE再执行步骤3时获取;
步骤5.2:基于史密斯圆阻抗变换方法将负载的阻抗转化到晶体管电流源输出端pLanA端面处的阻抗R2处,从而实现ET电源或APT电源与晶体管的匹配;
步骤6:基于包络追踪技术的功率放大电路搭建完成。
进一步地,上述仿真软件采用Advanced Design System设计软件系统。
与现有技术相比,本发明的有益技术效果如下:
1、相比于传统的Doherty架构功率放大电路及双匹配Doherty架构功率放大电路,本发明提出的功率放大电路,可实现Doherty架构与ET电源或APT电源之间有效匹配;当ET(Envelope Tracking)电源或APT(Average Power Tracking)电源的最佳负载值与晶体管电流源处的等效电阻值满足匹配条件时,实现ET电源或APT电源和晶体管最佳匹配效果,使整个ET电源或APT电源+晶体管的整体效率达到最优;当输出功率是额定功率回退3dB或者6dB时,由于使用了比固定漏级电压值更低的电压值,使得功放在回退功率下也工作在饱和状态,进而可以有效提高此输出功率下的效率。
2、本发明的ET电源或APT电源通过降压模块与第二晶体管的栅极连接,用于对第二晶体管栅压进行调节,确保在输出额定功率时第二晶体管栅极偏置在C类,得到最大效率,同时使在输出峰值功率时第二晶体管栅极偏置在AB类,确保第二晶体管和第一晶体管维持同相位功率叠加,进而达到平衡放大器效果,得到最大饱和功率功率,经过验证后可有效大幅提高整体ET电源/APT电源+Doherty在额定功率以及回退时的整体效率,此外,也大幅改善线性度,藉此实现了ET电源/APT电源+Doherty的有效结合。
附图说明
通过阅读下文优选的具体实施方式中的详细描述,本发明各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。说明书附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。显而易见地,下面描述的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。而且在整个附图中,用相同的附图标记表示相同的部件。
图1为传统适用于窄带的基于Doherty构架的功率放大电路结构示意图;
图2为传统适用于宽带的基于Doherty构架的功率放大电路结构示意图;
图3为本发明功率放大电路结构示意图;
图4为本发明的功放电路与传统Doherty架构、平衡放大器架构、低漏级电压值Doherty架构,对应的功率及效率关系的比较图。
图5为本发明的功放电路与传统Doherty架构、平衡放大器架构、ET电源/APT电源仅调整Doherty漏级架构,对应的功率及效率关系的比较图。
具体实施方式
下面将参照附图更详细地描述本发明的具体实施例。虽然附图中显示了本发明的具体实施例,然而应当理解,可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本发明,并且能够将本发明的范围完整的传达给本领域的技术人员。
需要说明的是,在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可以理解,技术人员可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名词的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”或“包括”为一开放式用语,故应解释成“包含但不限定于”。说明书后续描述为实施本发明的较佳实施方式,然所述描述乃以说明书的一般原则为目的,并非用以限定本发明的范围。本发明的保护范围当视所附权利要求所界定者为准。
为便于对本发明实施例的理解,下面将结合附图以具体实施例为例做进一步的解释说明,且各个附图并不构成对本发明实施例的限定。
包络追踪ET(Envelope Tracking)技术或平均功率追踪APT(Average PowerTracking)技术可以根据功放输入射频信号的大小来调整功放漏级电压,既可以保证峰值信号的高线性度,也能保证均值信号和小信号时的高效率。
本发明提供了一种基于包络追踪技术的功率放大电路,包括Doherty架构以及外置电源;该电路的主要改进思路是:所述外置电源为ET电源或APT电源;ET电源或APT电源的输出端接入Doherty架构中第一晶体管的漏极,并同时通过降压模块与第二晶体管的栅极连接;
或者ET电源或APT电源的输出端同时与Doherty架构中第一晶体管和第二晶体管的漏极连接,并同时通过降压模块与第二晶体管的栅极连接;
ET电源或APT电源对第二晶体管栅压进行调节,确保在输出额定功率时第二晶体管栅极偏置在C类,得到最大效率,同时使在输出峰值功率时第二晶体管栅极偏置在AB类,确保第二晶体管和第一晶体管维持同相位功率叠加,进而达到平衡放大器效果,得到最大饱和功率。
当ET电源或APT电源与第一晶体管漏极连接时,只需完成ET电源或APT电源与第一晶体管的匹配;当ET电源或APT电源同时连接第一晶体管和第二晶体管的漏极时,需分别完成络追踪电源与第一晶体管、第二晶体管的匹配。
但是,本发明并不是简单的将ET电源或APT电源和Doherty架构进行结合,如何实现ET电源或APT电源和Doherty架构之间的最优匹配,从而确保晶体管的输出效率,使整个ET/APT+晶体管的整体效率达到最优,本发明还提供了电路的设计方法,具体过程如下:
步骤1:根据给定的输入信号峰均比PAR和平均有效输出功率Pave确定功率放大电路的饱和功率P1;
P1=Pave+PAR;
步骤2:确定Doherty架构中单个晶体管的饱和功率值P1/2;
步骤3:采用仿真软件(Advanced Design System)并调用单个晶体管模型,进行loadpull仿真,调整单个晶体管模型漏级电压值,记录晶体管模型的饱和功率为P1/2时对应的晶体管模型漏级电压值,并将该漏级电压值作为ET电源或APT电源的最大电压值Vmax,以及晶体管模型的饱和功率为Pave时对应的晶体管模型漏级电压值,并将该漏级电压值作为ET电源或APT电源的平均有效电压值Vrms;
步骤4:通过最大电压值Vmax和平均有效电压值Vrms求取ET电源或APT电源的最小电压值Vmin,得到ET电源或APT电源的电压范围,从而选取合适的ET电源或APT电源;
具体计算公式如下:
其中,P1、P2为正数因子,取值范围均大于0且小于1;
步骤5:ET电源或APT电源与晶体管的匹配;
步骤5.1:根据选取的ET电源或APT电源最佳负载值R1以及晶体管输出额定功率时的漏级效率DE,得出晶体管输出平均功率时晶体管电流源输出端pLanA端面处的阻抗R2;
具体计算公式如下:
其中,V1为晶体管自有特征电压,晶体管输出额定功率时的漏级效率DE再执行步骤3时获取;
步骤5.2:基于史密斯圆阻抗变换方法将负载的阻抗转化到晶体管电流源输出端pLanA端面处的阻抗R2处,从而实现ET电源或APT电源与晶体管的匹配;
步骤6:基于包络追踪技术的功率放大电路搭建完成。
基于上述对本发明电路改进思路及设计方法的说明,现根据该电路的具体结构进行详细的介绍:
本实施例给出了适用于窄带的基于包络追踪技术的功率放大电路结构,如图3所示,包括第一输入匹配网络转化模块、第二输入匹配网络转化模块、第一晶体管、第二晶体管、ET电源或APT电源、第一输出匹配网络转化模块、第二输出匹配网络转化模块、第一负载变换模块、第二负载变换模块以及第三负载变换模块;
第一输入匹配网络转化模块其输出端连接所述第一晶体管的栅极;第二输入匹配网络转化模块的输出端连接所述第二晶体管的栅极;
第一晶体管与第二晶体管的源极与接地;第一晶体管与第二晶体管都包括各自的内部电流源输出端pLanA和外部输出端pLanB;
ET电源或APT电源的输出端同时接入第一晶体管和第二晶体管的漏极,同时ET电源或APT电源的输出端还通过降压模块接入第二晶体管的栅极,用于对第二晶体管栅压进行调节,确保在输出额定功率时第二晶体管栅极偏置在C类,得到最大效率,同时使在输出峰值功率时第二晶体管栅极偏置在AB类,确保第二晶体管和第一晶体管维持同相位功率叠加,进而达到平衡放大器效果,得到最大饱和功率。
第一输出匹配网络转化模块的输入端与第一晶体管的漏极连接;第二输出匹配网络转化模块的输入端与第二晶体管的漏极连接;
第一负载变换模块的输入端与第一输出匹配网络转化模块的输出端连接,第二负载变换模块的输入端与第二输出匹配网络转化模块的输出端连接;
第三负载变化模块的输入端分别与第一负载变换模块的输出端以及第二负载变化模块的输出端连接,
第三负载变化模块的输出端及外部负载连接;
本实施例中,各组成部分的功能如下:
第一输入匹配网络转化模块和第二输入匹配网络转化模块,用于将第一晶体管和第二晶体管的最大增益阻抗匹配到预设阻抗;
第一晶体管和第二晶体管用于信号放大,便于信号传输;
ET电源或APT电源用于给第一晶体管和/或第二晶体管提供可变电压,提高功率放大器的效率;
第一输出匹配网络转化模块和第二输出匹配网络转化模块分别用于将第一晶体管和第二晶体管的最大功率点阻抗匹配到预设阻抗;
第一负载变换模块,用于第一晶体管输出额定功率输出时实现功放的高效率;
第二负载变换模块,用于实现第二晶体管电路接入时对第一晶体管所在电路(即第一输入匹配网络转化模块至负载)无影响,如果造成影响,会导致第一晶体管输出额定功率时效率变低。
第三负载变化模块,用于将负载阻抗转换为第三负载变换模块的输入点阻抗。
本实施例中:第一输出匹配网络转化模块和第二输出匹配网络转化模块、第一输入匹配网络转化模块和第二输入匹配网络转化模块均由微带线和电容组成;所述第一晶体管和第二晶体管均包括等效电阻、压控电流源、寄生电感和寄生电容。
本实施例在工作时:第一输入匹配网络转化模块将50欧姆负载阻抗匹配到第一晶体管的最大增益阻抗;第一输出匹配网络转化模块将50欧姆负载匹配到第一晶体管的最大功率点(PLan B端面)阻抗;第一负载变换模块和第三负载变化模块共同作用将50欧姆负载匹配到100欧姆,采用第一输出匹配网络转化模块将转换的100欧姆电阻匹配到PLan A端面。
其中,采用第一输出匹配网络转化模块将转换的100欧姆电阻匹配到PLan A端面,与传统实施方式中将转换的100欧姆电阻匹配到功率放大器的最大效率点(PLan B端面)阻抗不同。
图3中,pLan A端面表示第一晶体管内部电流源输出端,即图3中pLan A虚线与实线的结点;pLan B端面表示第一晶体管外部输出端,即图3中pLan B虚线与实线的结点。
为了验证效果,本发明还提供以下具体对比说明:
如图4所示,横坐标表示漏级电压值,纵坐标表示栅压,Vgs(carry)表示第一晶体管的栅压;Vgs(Peak)表示第二晶体管的栅压;
其中,Po1表示基于Doherty架构的功放电路(其外置电源为固定电模块或者ET电源或APT电源)在低漏级电压值状态下的饱和功率;Po2表示基于平衡放大器的功放电路的饱和功率;Po3表示传统Doherty(其外置电源为固定电压模块)的饱和功率;Po4表示ET电源或APT电源调制Doherty漏级电压值,以及第二晶体管栅压后所能达到的最大饱和功率;
PAE1表示基于Doherty架构的功放电路(其外置电源为固定电模块或者ET电源或APT电源)在低漏级电压值状态下输出额定功率时的效率;PAE2表示基于平衡放大器的功放电路在输出额定功率时的效率;PAE3表示传统Doherty(其外置电源为固定电压模块)在输出额定功率时的效率;PAE4表示ET电源或APT电源调制Doherty漏级电压值,以及第二晶体管栅压后输出额定功率时的效率。
由图4可知,Po1<Po3<Po4<=Po2;PAE4>PAE1>PAE3>PAE2;显然,仅仅调整漏级电压值有助于提高效率,但无助于线性度改善,过大的偏置会改善线性度,但又造成效率下降,因此对应此现象,本发明设计了通过ET电源或APT电源调制Doherty漏级电压值以及第二晶体管栅压的方案,该方案既保证了额定功率时的高效率,又保证了PA整体性能的线性度。
图5中曲线1为基于平衡放大器的功放电路对应的功率和效率曲线,曲线2为传统Doherty(其外置电源为固定电压模块)的功放电路(即固定漏级电压值Doherty架构)对应的功率和效率曲线,曲线3为ET电源或APT电源仅调制Doherty漏级电压值架构的功放电路对应的功率和效率曲线,曲线4为本发明ET电源或APT电源同时调制Doherty漏级电压值和第二晶体管栅压对应的功率和效率曲线。由图5可知,本发明在ET电源或APT电源同时调制Doherty漏级电压值和第二晶体管栅压,既可以保证均值功率时的高效率,又能保证峰值功率时的线性度接近平衡放大器效果,明显优于传统固定漏级电压值Doherty的效率以及线性度。
尽管以上结合附图对本发明的实施方案进行了描述,但本发明并不局限于上述的具体实施方案和应用领域,上述的具体实施方案仅仅是示意性的、指导性的,而不是限制性的。本领域的普通技术人员在本说明书的启示下和在不脱离本发明权利要求所保护的范围的情况下,还可以做出很多种的形式,这些均属于本发明保护之列。
Claims (5)
1.一种基于包络追踪技术的功率放大电路,包括Doherty架构以及外置电源;其特征在于:所述外置电源为ET电源或APT电源;ET电源或APT电源的输出端接入Doherty架构中第一晶体管的漏极,ET电源或APT电源的输出端同时通过降压模块与第二晶体管的栅极连接;
或者ET电源或APT电源的输出端同时与Doherty架构中第一晶体管和第二晶体管的漏极连接,ET电源或APT电源的输出端同时通过降压模块与第二晶体管的栅极连接;
ET电源或APT电源对第二晶体管栅压进行调节,确保在输出额定功率时第二晶体管栅极偏置在C类,得到最大效率,同时使在输出峰值功率时第二晶体管栅极偏置在AB类,确保第二晶体管和第一晶体管维持同相位功率叠加,进而达到平衡放大器效果,得到最大饱和功率。
2.根据权利要求1所述的基于包络追踪技术的功率放大电路,其特征在于:降压模块包括电阻和运算放大器。
3.根据权利要求1或2所述的基于包络追踪技术的功率放大电路,其特征在于:Doherty架构为适用于窄带信号的Doherty架构,或者为适用于宽带信号的双匹配Doherty架构。
4.一种如权利要求1所述的基于包络追踪技术的功率放大电路的设计方法,其特征在于,包括以下步骤:
步骤1:根据给定的输入信号峰均比PAR和平均有效输出功率Pave确定功率放大电路的饱和功率P1;
P1=Pave+PAR;
步骤2:确定Doherty架构中单个晶体管的饱和功率值P1/2;
步骤3:采用仿真软件并调用单个晶体管模型,进行loadpull仿真,调整单个晶体管模型漏级电压值,记录晶体管模型的饱和功率为P1/2时对应的晶体管模型漏级电压值,并将该漏级电压值作为ET电源或APT电源的最大电压值Vmax,以及晶体管模型的饱和功率为Pave时对应的晶体管模型漏级电压值,并将该漏级电压值作为ET电源或APT电源的平均有效电压值Vrms;
步骤4:通过最大电压值Vmax和平均有效电压值Vrms求取ET电源或APT电源的最小电压值Vmin,得到ET电源或APT电源的电压范围,从而选取合适的ET电源或APT电源;
具体计算公式如下:
其中,P1、P2为正数因子,取值范围均大于0且小于1;
步骤5:ET电源或APT电源与晶体管的匹配;
步骤5.1:根据选取的ET电源或APT电源最佳负载值R1以及晶体管输出额定功率时的漏级效率DE,得出晶体管输出平均功率时晶体管电流源输出端pLanA端面处的阻抗R2;
具体计算公式如下:
其中,V1为晶体管自有特征电压,晶体管输出额定功率时的漏级效率DE再执行步骤3时获取;
步骤5.2:基于史密斯圆阻抗变换方法将负载的阻抗转化到晶体管电流源输出端pLanA端面处的阻抗R2处,从而实现ET电源或APT电源与晶体管的匹配;
步骤6:基于包络追踪技术的功率放大电路搭建完成。
5.根据权利要求4所述基于包络追踪技术的功率放大电路的设计方法,其特征在于:所述仿真软件采用Advanced Design System设计软件系统。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111538979.4A CN114400975B (zh) | 2021-12-15 | 2021-12-15 | 一种基于包络追踪技术的功率放大电路及设计方法 |
PCT/CN2022/085456 WO2023108957A1 (zh) | 2021-12-15 | 2022-04-07 | 一种基于包络追踪技术的功率放大电路及设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111538979.4A CN114400975B (zh) | 2021-12-15 | 2021-12-15 | 一种基于包络追踪技术的功率放大电路及设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114400975A CN114400975A (zh) | 2022-04-26 |
CN114400975B true CN114400975B (zh) | 2022-09-27 |
Family
ID=81227666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111538979.4A Active CN114400975B (zh) | 2021-12-15 | 2021-12-15 | 一种基于包络追踪技术的功率放大电路及设计方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114400975B (zh) |
WO (1) | WO2023108957A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114285378B (zh) * | 2021-12-15 | 2022-09-27 | 陕西亚成微电子股份有限公司 | 基于包络追踪技术和Doherty构架的功率放大电路及其设计方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016084069A1 (en) * | 2014-11-24 | 2016-06-02 | Oren Bar-On Ltd. | Adaptive impedance power amplifier |
EP3309959A1 (en) * | 2016-10-14 | 2018-04-18 | Nokia Technologies OY | Amplification system and enodeb |
WO2021059161A1 (en) * | 2019-09-23 | 2021-04-01 | University College Dublin, National University Of Ireland | Power amplifiers |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09200004A (ja) * | 1996-01-17 | 1997-07-31 | Nec Corp | レベル変換回路 |
CN101087161B (zh) * | 2007-07-17 | 2010-09-29 | 华为技术有限公司 | 实现Doherty功放业务跟踪功能的方法及装置 |
JP5169274B2 (ja) * | 2008-02-12 | 2013-03-27 | 住友電気工業株式会社 | ドハティ増幅装置 |
CN101350599B (zh) * | 2008-08-25 | 2010-11-03 | 华为技术有限公司 | 一种功率放大方法、装置和基站 |
CN101527545A (zh) * | 2009-04-17 | 2009-09-09 | 京信通信系统(中国)有限公司 | Doherty包络跟踪功率放大器及处理射频信号的方法 |
JP5522843B2 (ja) * | 2010-08-27 | 2014-06-18 | 株式会社日立国際電気 | 電力増幅器 |
WO2014037926A2 (en) * | 2012-09-10 | 2014-03-13 | Innovaradio S.A. | High-frequency drain power supply to decrease power dissipation in class-ab power amplifiers |
CN103107778B (zh) * | 2012-12-31 | 2016-03-02 | 东南大学 | 一种可降低三阶互调的多赫尔蒂功率放大器及其调试方法 |
US9024691B2 (en) * | 2013-05-17 | 2015-05-05 | Georgia Tech Research Corporation | Adaptive power amplifier and methods of making same |
EP2806557B1 (en) * | 2013-05-23 | 2017-03-08 | Ampleon Netherlands B.V. | Doherty amplifier |
US9948243B2 (en) * | 2013-09-30 | 2018-04-17 | Qorvo Us, Inc. | Reconfigurable load modulation amplifier |
US9484861B1 (en) * | 2015-11-24 | 2016-11-01 | King Fahd University Of Petroleum And Minerals | Method for system level oriented load-pull-based envelope tracking power amplifiers |
CN105932970A (zh) * | 2016-04-18 | 2016-09-07 | 北京邮电大学 | 包络跟踪的Doherty功率放大器 |
CN108768308B (zh) * | 2018-05-16 | 2020-06-12 | 清华大学 | 基于晶体管堆叠结构的非对称Doherty功率放大器 |
CN109274339A (zh) * | 2018-10-18 | 2019-01-25 | 成都嘉纳海威科技有限责任公司 | 一种Doherty驱动Doherty功率放大器 |
DE102019000324A1 (de) * | 2019-01-20 | 2020-07-23 | IAD Gesellschaft für Informatik, Automatisierung und Datenverarbeitung mbH | Sende- und Empfangsvorrichtung mit einem Breitband HF-Leistungsverstärker, insbesondere N-Wege-Doherty Verstärker mit aktiver Lastmodulation |
US11165393B2 (en) * | 2019-03-25 | 2021-11-02 | Skyworks Solutions, Inc. | Envelope tracking for Doherty power amplifiers |
JP2020184665A (ja) * | 2019-05-07 | 2020-11-12 | 株式会社村田製作所 | 送受信回路 |
CN112448676A (zh) * | 2019-08-27 | 2021-03-05 | 天津大学青岛海洋技术研究院 | 一种基于谐波阻抗匹配的线性高效多合体功率放大器 |
CN111384901B (zh) * | 2020-03-14 | 2023-02-24 | 电子科技大学 | 一种基于后匹配网络的宽带高效率三路Doherty功率放大器 |
CN112187184A (zh) * | 2020-10-15 | 2021-01-05 | 电子科技大学 | 一种可配置的高效功率放大器 |
CN112422088A (zh) * | 2020-12-10 | 2021-02-26 | 富满微电子集团股份有限公司 | 应用于平均功率跟踪的Doherty功率放大电路与电子设备 |
CN112821871A (zh) * | 2020-12-28 | 2021-05-18 | 西安电子科技大学 | 一种基于电流复用驱动电路的Doherty功放芯片 |
CN114285378B (zh) * | 2021-12-15 | 2022-09-27 | 陕西亚成微电子股份有限公司 | 基于包络追踪技术和Doherty构架的功率放大电路及其设计方法 |
-
2021
- 2021-12-15 CN CN202111538979.4A patent/CN114400975B/zh active Active
-
2022
- 2022-04-07 WO PCT/CN2022/085456 patent/WO2023108957A1/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016084069A1 (en) * | 2014-11-24 | 2016-06-02 | Oren Bar-On Ltd. | Adaptive impedance power amplifier |
EP3309959A1 (en) * | 2016-10-14 | 2018-04-18 | Nokia Technologies OY | Amplification system and enodeb |
WO2021059161A1 (en) * | 2019-09-23 | 2021-04-01 | University College Dublin, National University Of Ireland | Power amplifiers |
Also Published As
Publication number | Publication date |
---|---|
WO2023108957A1 (zh) | 2023-06-22 |
CN114400975A (zh) | 2022-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101089891B1 (ko) | 무선 통신 장치용 집적 전력 증폭기 시스템 | |
CN104167994B (zh) | 一种幅相可调谐式预失真线性化器 | |
US20160268974A1 (en) | Class-E Outphasing Power Amplifier with Efficiency and Output Power Enhancement Circuits and Method | |
WO2007015462A1 (ja) | 高効率増幅器 | |
EP1620942A2 (en) | Rf amplifier employing active load linearization | |
CN109889162B (zh) | 一种自输入控制的负载调制类功率放大器及其实现方法 | |
KR20080034421A (ko) | 비선형 증폭기를 이용한 고효율 rf 송신기 시스템 | |
CN114285378B (zh) | 基于包络追踪技术和Doherty构架的功率放大电路及其设计方法 | |
CN109889163B (zh) | 基于变压器的Doherty功率放大器 | |
CN109951160B (zh) | 基于变压器的Doherty功率放大器 | |
CN110011621B (zh) | 一种集成异向与多尔蒂结构的高回退范围射频功率放大器 | |
CN114400975B (zh) | 一种基于包络追踪技术的功率放大电路及设计方法 | |
CN114679140B (zh) | 高线性度射频功率放大器 | |
Yang et al. | 26.5 A watt-level quadrature switched/floated-capacitor power amplifier with back-off efficiency enhancement in complex domain using reconfigurable self-coupling canceling transformer | |
WO2015055242A1 (en) | Amplifier apparatus and method | |
CN114172462A (zh) | 低损耗多尔蒂效率增强型负载调制平衡功放及其实现方法 | |
CN104348421B (zh) | 开关模式放大器 | |
Seshimo et al. | Harmonic-tuned high-efficiency GaN HEMT Doherty power amplifier based on two-power-level impedance optimization | |
Jung et al. | A 1.2 V single supply hybrid current-/voltage-mode three-way digital Doherty PA with built-in large-signal phase compensation achieving less-than 5° AM-PM | |
Yang et al. | Watt-level triple-mode quadrature SFCPA with 56 peaks for ultra-deep PBO efficiency enhancement using IQ intrinsic interaction and adaptive phase compensation | |
CN113055324B (zh) | 适用于sspa的幅度和相位独立可调的模拟预失真器 | |
CN114978045A (zh) | 一种双频Doherty功率放大器及射频分立器件 | |
Lee et al. | A highly efficient three-stage Doherty power amplifier with flat gain for WCDMA applications | |
Li et al. | A highly-efficient BiCMOS cascode Class-E power amplifier using both envelope-tracking and transistor resizing for LTE-like applications | |
Watkins et al. | Low complexity charge pump envelope tracking RF power amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |