KR910010873A - 반도체 집적회로장치 - Google Patents
반도체 집적회로장치 Download PDFInfo
- Publication number
- KR910010873A KR910010873A KR1019900019167A KR900019167A KR910010873A KR 910010873 A KR910010873 A KR 910010873A KR 1019900019167 A KR1019900019167 A KR 1019900019167A KR 900019167 A KR900019167 A KR 900019167A KR 910010873 A KR910010873 A KR 910010873A
- Authority
- KR
- South Korea
- Prior art keywords
- level
- circuit
- signal
- ecl
- output
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000006243 chemical reaction Methods 0.000 claims 7
- 239000002738 chelating agent Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 반도체집적회로장치의 입력 인터페이스부의 1실시예를 도시한 회로도.
제2도는 전원회로의 1실시예를 도시한 회로도.
제3도는 출력 인터레이스부의 1실시예를 도시한 회로도.
Claims (8)
- TTL레벨의 입력신호를 ECL레벨의 신호로 변환하는 입력단, ECL회로의 입력단,ECL레벨의 신호를 받는 스루버퍼, 상기 스루버퍼의 출력신호를 받아서 CMOS레벨의 신호로 변환하는 레벨변환회로 및 상기 레벨변한된 신호에 의해 동작하는 논리회로를 포함하며, 상기 2개의 입력단은 선택적으로 스루버퍼에 접속되는 반도체집적회로장치.
- ECL레벨의 출력신호를 받는 차동 트랜지스터, 차동 트랜지스터의 컬렉터에 마련된 부하저항, 상기 차동 트랜지스터의 컬렉터에 마련된 부하저항, 상기 차동 트랜지스터의공통 에미터에 마련되며, 또한 정전압을 받는 트랜지스터와 에미터저항으로 되는 정전류원, 차동 트랜지스터의 켈럭터사이에 마련되어야할 온도 보상회로 및 상기 정전류원에 공급되는 정전압을 형성하는 전원회로를 포함하며, 상기 전원회로의 저항소자, 컬렉터부하저항 및 정전류원의 에미터저항소자의 저항값의 설정과 상기 온도보상회로를 차동 트랜지스터의 양 컬렉터사이에 접속 하는가 하지 않는 가에 의해 10K 규격 또는 100K규격의 ECL출력신호를 형성하는 반도체집적 회로장치.
- 특허청구의 범위 제1항에 있어서, 상기 저항소자는 상기 10K규격 또는 100K규격에 대해서 공통으로 형성해두고, 큰 저항값을 얻을때에는 저항소자의 양끝에서 콘택트를 취하고, 그것보다 작은 저항값을 얻을때에는 그 저항값에 대응한 중간점에 콘택트를 취하는 반도체집적회로장치.
- ECL신호와 그것에 대응한 기준전압을 받는 차동 트랜지스터 및 차동 트랜지스터의 컬렉터에 한쪽끝이 접속되고, 다른쪽끝이 출력규격에 따라서 ECL출력회로에 대응한 접지전위또는 TTL출력회로에 대응한 정의 전원전압에 접속되는 부하저항을 갖는 레벨변화 회로 및 상기 레벨변환회로의 출력신호에 따라서 선택적으로 접속되는 ECL출력회로 또는 TTL출력회로를 포함하는 반도제집적회로장치.
- TTL레벨의 입력신호를 ECL레벨의 신호로 변환하는 입력단, ECL레벨의 입력단, 입력의 규격에 따라서 ECL회로에 의해 상기 어느 하나의 입력단에 접속되는 스루버퍼, 상기 스루버퍼의 출력신호를 받아서 CMOS레벨의 신호로 변환하는 레벨변환회로, 상기 레벨변환된 신호에 의해 동작하는 내부 논리회로, 상기 내부 논리회로에 의해 형성된 출력해야할 신호를 ECL레벨로 변환하는 레벨변환회로, 상기 레벨변환된 ECL신호와 각각에 대응한 기준 전압을 받는 차동 트랜지스터 및 차동 트랜지스터의 컬렉터에 한쪽끝이 접속되며, 또한 다른쪽끝이 출격 규격에 따라서 ECL출력회로에 대응한 접지전위 또는 TTL출력회로에 대응한 정의 전원전압에 접속된 부하저항을 갖는 레벨변환회로 및 상기 레벨변환회로의 출력신호에 따라서 선택적으로 접속되는 ECL출력회로 또는 TTL출력회로를 포함하는 반도체집적회로장치.
- 서로 역상으로 된 ECL레벨의 신호를 받는 1쌍의 P채널 MOSFET, 상기 1쌍의 P채널 MOSFET중 한쪽의 P채널 MOSFET의 드레인출력을 받는 전류미러 형태로 된 N채널 MOSFET, 상기 다른쪽의 P채널 MOSFET의 드레인과 또 전류 미러형태로 된 출력측 N채널 MOSFET의 소오스에 각각 베이스가 결합된 토템플형 푸시풀 출력 트랜지스터 및 상기 출력 트랜지스터의 베이스와 에미터사이에 마련된 베이스 추출용 저항소자를 구비한 레벨변환회로를 포함하는 반도체집적회로장치.
- TTL입력버퍼, ECL입력버퍼, 상기TTL입력버퍼와 ECL입력버퍼를 통해서 입력된 입력신호를 받아서 ECL신호와 TTL레벨의 신호로 각각 변환하는 입력측레벨변환회로, 상기 TTL입력버퍼를 통과한 입력신호 및 산기입력 측 레벨변환회로에 의해 레벨변환된 TTL레벨의신호를 받는 제1의 내부 게이트회로, 상기 ECL입력버퍼를 통과한 입력신호 및 상기 입력측 레벨변환회로에 의해 레벨변환된 ECL레벨의 신호를 받는 제2의 내부 게이트회로, 상기 제1의 내부 게이트회로에 의해 형성된 출력신호 및 제2의 내부 게이트회로에 의해 형성된 출력신호를 받아서 ECL레벨과 TTL레벨의 신호로 각각 변환하는 출력측 레벨변환회로,상기 제1의 내부 게이트회로로 형성된 출력신호 및 상기 출력측 레벨변환회로로 레벨변환된 TTL레벨의 신호를 받는 TTL출력버퍼 및 상기 제2의 내부 게이트회로에 의해 형성된 출력신호 및 상기 출력측 레벨변환회로에 의해 레벨변환된 ECL레벨의 신호를 받는 ECL출력버퍼를 포함하는 반도체 집적회로장치.
- 특허청구의 범위 제7항에 있어서, 상기 제1및 제2의 내부게이트에서 TTL입력신호와 ECL입력신호의 양신호를 받는 내부논리회로는 TTL입력신호가 그 동작속도를 결정하는 임계경로로 되어 있을때에는 제1의 내부게이트로 구성하고, ECL입력신호가 그 동작속도를 결정하는 임계경로로 되어 있을때에는 제2의 내부 게이트로 구성하는 반도체집적 회로장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1-306972 | 1989-11-27 | ||
JP1306972A JPH03166821A (ja) | 1989-11-27 | 1989-11-27 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR910010873A true KR910010873A (ko) | 1991-06-29 |
Family
ID=17963482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900019167A KR910010873A (ko) | 1989-11-27 | 1990-11-26 | 반도체 집적회로장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5132573A (ko) |
EP (1) | EP0430147A3 (ko) |
JP (1) | JPH03166821A (ko) |
KR (1) | KR910010873A (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0379121A (ja) * | 1989-08-23 | 1991-04-04 | Hitachi Ltd | 半導体集積回路装置 |
US5254887A (en) * | 1991-06-27 | 1993-10-19 | Nec Corporation | ECL to BiCMIS level converter |
JP2917626B2 (ja) * | 1991-11-20 | 1999-07-12 | 日本電気株式会社 | 半導体集積回路装置 |
JPH05191263A (ja) * | 1992-01-16 | 1993-07-30 | Nec Corp | 半導体回路 |
US5428305A (en) * | 1992-04-29 | 1995-06-27 | Hughes Aircraft Company | Differential logic level translator circuit with dual output logic levels selectable by power connector options |
US5343094A (en) * | 1993-01-13 | 1994-08-30 | National Semiconductor Corporation | Low noise logic amplifier with nondifferential to differential conversion |
JP2827854B2 (ja) * | 1993-11-02 | 1998-11-25 | 日本電気株式会社 | 半導体集積回路 |
US5970255A (en) | 1995-10-16 | 1999-10-19 | Altera Corporation | System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly |
US5920729A (en) * | 1996-04-30 | 1999-07-06 | Vtc Inc. | Apparatus for providing pair of complementary outputs with first and subcircuits to convert non-complementary and complementary inputs to first and second pair of complementary output |
IT1292096B1 (it) * | 1997-06-05 | 1999-01-25 | Sgs Thomson Microelectronics | Circuito convertitore da logica bipolare a logica cmos a elevata velocita' |
US6377105B1 (en) | 1998-06-30 | 2002-04-23 | Stmicroelectronics Limited | On-chip higher-to-lower voltage input stage |
US6271679B1 (en) | 1999-03-24 | 2001-08-07 | Altera Corporation | I/O cell configuration for multiple I/O standards |
US6836151B1 (en) | 1999-03-24 | 2004-12-28 | Altera Corporation | I/O cell configuration for multiple I/O standards |
US7705655B2 (en) * | 2006-09-18 | 2010-04-27 | Micrel, Inc. | Input buffer circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5812346A (ja) * | 1981-07-15 | 1983-01-24 | Nec Corp | 半導体集積回路 |
JPS5961046A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | 集積回路装置 |
US4527079A (en) * | 1983-11-01 | 1985-07-02 | Advanced Micro Devices, Inc. | Integrated circuit device accepting inputs and providing outputs at the levels of different logic families |
JPS6119226A (ja) * | 1984-07-05 | 1986-01-28 | Hitachi Ltd | レベル変換回路 |
US4670673A (en) * | 1985-02-19 | 1987-06-02 | Advanced Micro Devices, Inc. | Multilevel differential ECL/CML gate circuit |
US4636665A (en) * | 1985-12-02 | 1987-01-13 | Motorola, Inc. | BIMOS memory sense amplifier |
US4849659A (en) * | 1987-12-15 | 1989-07-18 | North American Philips Corporation, Signetics Division | Emitter-coupled logic circuit with three-state capability |
US4945265A (en) * | 1989-07-13 | 1990-07-31 | National Semiconductor Corporation | ECL/CML pseudo-rail circuit, cutoff driver circuit, and latch circuit |
-
1989
- 1989-11-27 JP JP1306972A patent/JPH03166821A/ja active Pending
-
1990
- 1990-11-26 EP EP19900122572 patent/EP0430147A3/en not_active Withdrawn
- 1990-11-26 KR KR1019900019167A patent/KR910010873A/ko not_active Application Discontinuation
- 1990-11-27 US US07/618,691 patent/US5132573A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0430147A3 (en) | 1992-11-19 |
EP0430147A2 (en) | 1991-06-05 |
US5132573A (en) | 1992-07-21 |
JPH03166821A (ja) | 1991-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4996443A (en) | Integrated circuit for level shift | |
US4779016A (en) | Level conversion circuit | |
KR910010873A (ko) | 반도체 집적회로장치 | |
KR880001110A (ko) | 저잡음 고출력 버퍼회로 | |
KR890013862A (ko) | 전압레벨 변환회로 | |
KR880005731A (ko) | 레벨변환회로 | |
KR930005371A (ko) | 반도체 집적회로의 출력회로 | |
KR870009553A (ko) | 논리회로 | |
KR880001108A (ko) | Cmos 입력회로 | |
JPS6435799A (en) | Semiconductor integrated circuit | |
KR860000719A (ko) | 상보형(相補型)Bi-MIS 게이트회로 | |
KR860007783A (ko) | 개선된 출력특성을 갖는 비교기 회로 | |
US4763022A (en) | TTL-to-CMOS buffer | |
KR910008863A (ko) | 반도체 집적회로 | |
KR880012009A (ko) | BiMOS 논리회로 | |
KR890009000A (ko) | 디지탈 집적 회로 | |
KR910005448A (ko) | 반도체 집적회로 | |
KR920001523A (ko) | 검출 회로를 포함하는 반도체 집적회로 | |
KR940012851A (ko) | 차동 전류원 회로 | |
KR940008074A (ko) | 반도체 집적 회로 | |
KR970023374A (ko) | 반도체 집적회로장치 및 소진폭 신호 수신 방법 | |
KR890005996A (ko) | 동기 플립플롭회로 | |
KR970060698A (ko) | Mosfet를 채택한 차동 회로를 갖는 레벨 변환 회로 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
KR910007279A (ko) | Ttl/cmos레벨 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |