KR970055598A - Fa-코더의 신호검출방법 및 fa-코더의 신호검출기 - Google Patents
Fa-코더의 신호검출방법 및 fa-코더의 신호검출기 Download PDFInfo
- Publication number
- KR970055598A KR970055598A KR1019960035578A KR19960035578A KR970055598A KR 970055598 A KR970055598 A KR 970055598A KR 1019960035578 A KR1019960035578 A KR 1019960035578A KR 19960035578 A KR19960035578 A KR 19960035578A KR 970055598 A KR970055598 A KR 970055598A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- data signal
- clock
- coder
- code
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 FA-코더의 신호검출방법 및 FA-코더의 신호검출기에 관한 것으로서, 프레임 단위로 하나의 코드를 형성하여, 하이펄스를 갖는 연속된 소정 갯수의 비트로 스타트신호를 구성하고, 맨체스터코드로 이루어진 소정 갯수의 비트로 데이타신호를 구성하는 방식으로 서보모터의 동작상태에 관한 정보를 코드화하는 FA-코더의 신호 중 서보모터의 상태를 나타내는 데이타신호를 검출하는 기능을 갖는다. 본 발명에서는, FA-코더에서 출력되는 신호 중 스타트신호를 검지하고, 스타트신호가 검지되면 스타트신호에 이어 발생되는 FA-코더의 신호 중 데이타신호의 주파수에 동기된 클럭신호를 발생시키며, 이 클럭신호에 따라 데이타신호의 유입되는 비트수를 카운트하면서 카운트된 데이타신호의 유입 비트수가 데이타신호의 비트수에 이를 때까지 상기 데이타신호를 직렬로 출력하는 FA-코더의 신호검출방법 및 이를 시행하는 FA-신호검출기를 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 FA-코더의 신호검출기의 설명도.
Claims (10)
- 연속된 소정 갯수의 비트로 구성된 스타트신호와, 맨체스터코드로 이루어진 소정 갯수의 비트로 구성된 데이타신호가 포함된 코드신호를 출력하는 FA-코더의 데이타 신호 검출방법에 있어서, 상기 코드신호 중 스타트신호를 검지하는 단계와; 상기 스타트신호의 검지에 따라 상기 데이타신호에 동기된 클럭신호를 발생시키는 단계와; 상기 클럭신호를 카운트하여 상기 카운트된 값이 상기 데이타신호의 비트수에 이를 때까지 상기코드신호를 출력하는 단계를 포함하는 것을 특징으로 하는 FA-코더의 데이타신호 검출방법.
- 제1항에 있어서, 상기 스타트신호는 동일 상태가 소정시간동안 지속되는 펄스신호로 이루어지며; 상기스타트신호를 검지하는 단계는, 소정의 주파수로 구동되는 카운터로 상기 코드신호 중 동일 상태가 지속되는시간 동안의 상기 주파수에 의한 펄스수를 카운트하는 단계와; 상기 카운트한 값이 상기 펄스신호릐 시속시간동안 상기 주파수에 의해 발생할 수 있는 펄스수에 이르면 상기 스타트신호가 검지된 것으로 판별하는 단계를포함하는 것을 특징으로 하는 FA-코더의 데이타신호 검출방법.
- 제1항 또는 제2항에 있어서, 상기 출력된 코드신호를 쉬프트레지스터에 순차적으로 입력시키는 단계와;상기 클럭신호에 따라 상기 쉬프트레지스터를 쉬프팅작동하여 상기 쉬프트레지스터에 순차적으로 입력된 코드신호를 상기 쉬프트레지스터에 적층시키는 단계를 더 포함하는 것을 특징으로 하는 FA-코더의 데이터신호검출방법.
- 제3항에 있어서, 상기 쉬프트레지스터에 적층시키는 단계는, 상기 데이타신호에 동기된 클럭펄스를 소정시간 지연시킨 쉬프트클럭을 발생시키는 단계와; 상기 쉬프트클럭을 상기 쉬프트레지스터의 클럭단자에 입력하는 단계를 포함하는 것을 특징으로 하는 FA-코더의 데이터 신호검출 방법.
- 제1항 또는 제2항에 있어서, 상기 데이타신호가 맨체스터코드에 의한 신호인지의 여부를 판별하여, 맨체스터코드가 아닐 경우 상기 과정을 처음부터 시행하는 단계를 더 포함하는 것을 특징으로 하는 FA-코더의 데이터 신호검출방법.
- 연속된 소정 갯수의 비트로 구성된 스타트신호와, 맨체스터코드로 이루어진 소정 갯수의 비트로 구성된 데이타신호가 포함된 코드신호를 출력하는 FA-코더의 데이터 신호 검출기에 있어서, 상기 FA-코더에서 출력되는 신호 중 스타트신호를 검지하는 검지부와; 상기 스타트신호의 검지에 따라 상기 데이타신호에 동기된클럭신호를 발생시키는 클럭펄스발생부와; 상기 클럭펄스발생부로부터의 클럭신호에 따라 상기 코드신호의 유입되는 비트수를 카운트하는 데이타신호카운터와; 상기 데이타신호카운터에서 카운트된 값이 상기 데이타신호의 비트수에 이를 때까지 상기 데이타신호를 출력하는 출력부를 포함하는 것을 특징으로 하는 FA-코더의 데이터신호검출기.
- 제6항에 있어서, 상기 스타트신호는 동일 상태가 소정시간동안 지속되는 펄스신호로 이루어지며; 상기스타트신호를 검지부는, 소정의 주파수로 구동되어 상기 코드신호 중 동일 상태가 지속되는 시간 동안의 상기주파수에 의한 펄스수를 카운트하고, 상기 카운트한 값이 상기 펄스신호의 지속 시간 동안 상기 주파수에 의해발행할 수 있는 펄스수에 이르면 상기 클럭펄스발생부를 구동하는 펄스카운터로 구성된 것을 특징으로하는 FA-코더의 데이터 신호검출기.
- 제6항 또는 제7항에 있어서, 상기 출력부에서 출력된 코드신호를 순차적으로 입력받고 쉬프트하여 적층시키는 쉬프트레지스터와; 상기 쉬프트레지스터의 쉬프팅작동을 구동하는 쉬프팅구동부를 더 포함하는 것을 특징으로 하는 FA-코더의 데이터 신호검출기.
- 제8항에 있어서, 상기 쉬프팅구동부는, 상기 동기된 클럭펄스를 소정시간 지연시킨 쉬프트클럭을 발생시키는 클럭펄스지연부로 이루어져 있으며; 상기 쉬프트레지스터는, 상기 클럭펄스지연부의 출력 펄스를 상기 쉬프트레지스터의 클럭입력으로 사용하는 것을 특징으로 하는 FA-코더의 데이터 신호검출기.
- 제6항 또는 제7항에 있어서, 상기 데이타신호가 맨체스터코드가 아닐 경우 상기 검지부를 리셋하는 리셋부를 더 포함하는 것을 특징으로 하는 FA-코더의 데이터 신호검출기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960035578A KR0182132B1 (ko) | 1995-12-28 | 1996-08-26 | 에프에이-코더의 신호검출방법 및 에프에이-코더의 신호검출기 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19950061662 | 1995-12-28 | ||
| KR101995061662 | 1995-12-28 | ||
| KR95-61662 | 1995-12-28 | ||
| KR1019960035578A KR0182132B1 (ko) | 1995-12-28 | 1996-08-26 | 에프에이-코더의 신호검출방법 및 에프에이-코더의 신호검출기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970055598A true KR970055598A (ko) | 1997-07-31 |
| KR0182132B1 KR0182132B1 (ko) | 1999-04-15 |
Family
ID=66251562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960035578A KR0182132B1 (ko) | 1995-12-28 | 1996-08-26 | 에프에이-코더의 신호검출방법 및 에프에이-코더의 신호검출기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0182132B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990050221A (ko) * | 1997-12-16 | 1999-07-05 | 이종수 | 서보모터 초기운전 제어방법 |
-
1996
- 1996-08-26 KR KR1019960035578A patent/KR0182132B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990050221A (ko) * | 1997-12-16 | 1999-07-05 | 이종수 | 서보모터 초기운전 제어방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0182132B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950700665A (ko) | 광범위한 위상 허용도를 갖는 보조 비디오 데이타 디코더(auxiliary video data decoder with large phase tolerance) | |
| KR970029312A (ko) | 데이타 인에이블 신호를 이용하여 바이오스에 관계없이 프리챠지를 하는 스타트 펄스 버티컬 신호(STV : Start Pulse Vertical) 생성기 | |
| KR970055598A (ko) | Fa-코더의 신호검출방법 및 fa-코더의 신호검출기 | |
| KR100215849B1 (ko) | 파워 서스팬드 처리장치 | |
| KR970056910A (ko) | 수평 동기 신호 발생 회로 및 방법 | |
| KR970055205A (ko) | 브러쉬리스 모터의 기동회로 및 방법 | |
| US5301033A (en) | Circuit for preventing false detection of video sync pulses in a video signal which also contains copy guard signals | |
| KR900019327A (ko) | 모터 회전 속도 제어 회로 | |
| JP3164904B2 (ja) | 入力信号断検出方式 | |
| SU890548A2 (ru) | Устройство дл выделени сигнала | |
| SU1728780A1 (ru) | Устройство дл электромагнитного контрол | |
| KR940003158A (ko) | 모터 서보 시스템의 신호 누락 보상 회로 | |
| KR100345328B1 (ko) | 입력 신호의 주파수 검출 장치 및 방법 | |
| KR940012296A (ko) | 기록매체의 무신호영역 검출회로 | |
| RU1800639C (ru) | Устройство дл обнаружени кодовых последовательностей | |
| SU1474729A1 (ru) | Устройство дл индикации | |
| SU1690185A1 (ru) | Селектор импульсов по длительности | |
| SU1566500A1 (ru) | Устройство цикловой синхронизации | |
| SU1644166A1 (ru) | Устройство дл решени задач на графах | |
| KR940009389B1 (ko) | 리모콘의 제어코드 판별장치 및 방법 | |
| SU1347162A1 (ru) | Генератор импульсной последовательности | |
| SU1683006A1 (ru) | Устройство дл делени на два последовательных кода "золотой" пропорции | |
| SU813758A1 (ru) | Устройство дл выделени сигнала | |
| SU1758653A1 (ru) | Устройство дл выделени эффективных решений | |
| KR940027357A (ko) | 데이타 수신 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061129 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |