SU890548A2 - Устройство дл выделени сигнала - Google Patents
Устройство дл выделени сигнала Download PDFInfo
- Publication number
- SU890548A2 SU890548A2 SU802916778A SU2916778A SU890548A2 SU 890548 A2 SU890548 A2 SU 890548A2 SU 802916778 A SU802916778 A SU 802916778A SU 2916778 A SU2916778 A SU 2916778A SU 890548 A2 SU890548 A2 SU 890548A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- line
- threshold
- counter
- pulse
- switch
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Изобретение относитс к импульсАой технике и может быть использовано в рещиолокации, в частности, в устройствах обработки радиолокационных сигналов. Известно устройство дл выделени сигналов, содержащее квантователь в времени, сумматор, преобразователь блоки сравнени и шифратор Ш Однако это устройство не позвол ет достоверно выдел ть полезный сигнал. По основному авт.св. 813758 из но устройство дл выделени сигнал содержащее последовательно соедине ные формирователь сигнала, квантователь по времени, блок суммировани , блок сравнени : и элемент И, выход которого подключен ко входу блока управлени , а также регистр допустимых ложных тревог, выход ко торого подключен к другому входу блока сравнени , причем другие вхо ды квантовател по времени и блока суммировани подключены к соответствующим выходам блока управлени (2). Однако выделение сигналов осуще л етс при установке посто нного порога в формирователе сигналов бе учета измен ющегос уровн фона и помех , что приводит к большим ошибкгш при выделении сигналов. Цель изобретени - повьаиениё достоверности выделени полезного сигнала. Цель достигаетс тем,что в устройство дл выделени сигналов, содежацее последовательно соединенные формнрователь сигнала, квантователь во времени, блок суммировани , блок сравнени и элемент И, а также ,регистр допустимых ложных тревог, выход которого подключен к другому входу блока сравнени , причем другие входы квантовател подключены к соответствующим выходам блока управлени , введен формирователь след щего порога, выход которого подключен ко входу установки порога формировател сигнала, первый информационный вход которого подключен к выходу квантовател во времени, а шины управлени и адресации формировател след щего порога соединены с соответствующими выходами блока управлени , при этом информационные входы регистра допустимых ложных тревог, блока управлени и второй информационный вход
формировател след щего порога подключены к шинам сигналов внешне-iO пульта управлени , а формирователь след щего порога содержит последовательно соединенные переключатель, счетчик импульсов, запоминающее устройство, коммутатор и пгэёобразователь кода в напр жение, выход которого вл етс выходом формировател след щего порога, второй вход коммутатора вл етс вторым информационным входом формировател след щего порога, а другой вход переключател подключен к выходу коммутатора .
На чертеже представлена структурна электрическа схема устройства дл выделени сигнала.
Устройство содержит формирователь сигнала 1, св занный со входом 2 устройства дл выделени сигналов и подключенный через квантователь во времени 3, блок суммировани 4, блок сравнени 5 и элемент 6И, к выходу 7 устройства дл выделени сигналов; При этом второй вход блока сравнени 5 подключен к выходу регистра допустимых ложных тревог 8, а второй вход элемента 6И подключен к выходу блока управлени 9. Блок управлени 9 состоит из блока пуска-остановка 10,генератора 11, делител строки 12, формировател импульсов управлени 13, счетчик участков 14 и группы элементов 15И. Информационные входы регистра допустимых ложных тревог 8 и делитель строки 12 св заны со входом 16 устройства дл выделени сигналов, а входы 17 его, св занные с входами внешнего синхронизатора, подключены к шинам управлени схешд пуска-останова 10. Выхода 18 устройства дл выделени сигналов св заны с внешним устройством овр,9.б6тки и подключены к выходам группы элементов 15И.
В устройство дл выделени сигналов дополнительно введен формирователь след щего порога 19, состо адий из последовательно соединенных переключателей 20, счетчика 21 йМп льсов , запоминающего устройства 22, коммутатора 23 к преобразовател кода в напр жение 24.
Устройство дл выделени сигналов работает следующим образом.
Перед началом работы из внаинего nyjjbTa управлени на входы 16 подаетс код, пропорциональный допустимо количеству ложных тревог, котоpfcUJ -подаетс на входы регистра допустимых ложных тревог 8 и коммутатора 23, код, пропорциональный длине участка ( на которые делитс кажда из строк развертываемого кода), который подаетс на входы делител строки 12, и код с заданным порогом (только дл первой строки), который подаетс через коммутатор 23 и преобразователь кода в напр жение 24
Claims (2)
- на соответствующий вход формировател сигнала 1. При подаче импульса Начало кадрана один из входов 17 запускаетс генератор 11 бло.ка управлени 9, который вырабатывает серию импульсов, необходимых дл работы устройства дл выделени сигналов . При этом, на все врем существовани развертки первой строки, коммутатор 23 подключает вход 16 ко входам преобразовател кода в напр жение 24 и счетчика 21. На врем существовани импульса Начало кадра в счетчике 21 устанавливаетс режим работы Вычитание и вход счетчика 21 подключаетс переключателем 20, т.е. в счетчики 21 устававливаетс порог с вычитанием допустимых ложных тревог, который запоминаетс в нем. По первому адресу из запоминающего устройства 22 выбираетс порог дл первого участка (при развертке первой строки не используетс ). С исчезновением импульса Начало кадра цереключатель 20 на врем работы делител строки 12 подключает выход квантовател во времени 3 К счетному входу счетчика 21, который работает в этом случае в режиме Сложение. При заполнении делител строки 12 в запоминающее устройство 22 по первому адресу записываетс из счетчика 21 вычисленный порог, который в дальнейшем используетс дл такого же участка, но второй строки. Далее при установке делител строки 12 в исходное состо ние в счетчике участков 14 устанавливаетс следующий второй адрес, по которому из запоминающего устройства 22 выбираетс порог дл второго участка (при развертке первой строки не используетс ). С приходом каждого следующего импульса квантовани , после установки делител строки 12 в исходное состо ние, устройство дл выделени сигналов работает подобно описанному выше, как при возникновении импульса Начало кадра . С приходом каждого следующего импульса Начало строки устройство работает аналогично как дл первой строки , только коммутатор 23 подключаетс к выходу запоминающего устройства 22 на врем развертки всех остальных строк кадра. При поступлении импульса Начало строки сначала по первому адресу сформированному в счетчике участков 14 из запоминающего устройства 22, выбираетс порог дл первого участка текущей строки, вычисленный дл первого же участка, но в предыдущей строке, и подаетс на входы преобразовател кода в напр жение 24 и счетчика 21 через переключатель 20. Во врем существовани импульса Начало строки в счетчике 21 устанавливаетс порог с учетом 5 допустимых ложных тревог. После исчеэновани импульса Начало строки и при работе делител строки 12 в счетчике 21 вычисл етс порог, соответствующий реальным услови м, который при заполнении делител строки 12 записываетс в запоминающее устройство 22 по первому адресу и используетс дл установки порога первого участка, но уже последующей строкиr При установке делител строW 12 в исходное состо ние в счетчике участков 14 формируетс следующий второй адрес, по которс иу из запоминающего устройства 22 выбираетс порог дл второго y4acTKji данной строки , который вычислен дл второго участка, но в предыдущей строке. С приходом каждого следукицего импульса квантовани после установки делител строки 12 в исходное состо ние устройство дл выделени сигналов работает аналогично описанному выше. С приходом импульса кадра на один из входов 17 устройство дл выделени сигналов устанавливаетс в исходное состо ние, а с приходом импульса,Начало кадра цикл работы повтор етс . Таким образом, устройство дл выделени сигнала позволило по°высить достоверность выделени полезных сигналов за счет стабилизации количества ложных тревог дл всех участ ков развертываемых строк кадра неза висимо от наличи или отсутстви фона и помех. Формула изобретени 1. Устройство дл выделени сиги4па по авт.св.О 813758, о т л и чающеес тем, что, с целью повышени достоверности выделени полезного сигнала, в него введен формирователь след щего порога, выход которого подключен ко входу установки порога форами ро ват ел сигнала , первый информационный вход к выходу квантователей во времени, а шины управлени и адресации фО{ ировател след щего порога соединены с соответствующими выходами блока управлени , при этом информационные входы регистра допустимых ложных тревог, блока управлени и второй информационный вход формировател след щего порога подключены к шинам сигналов внешнего пульта управлени . 2. Устройство по п. 1,отлиающеес тем,что формирователь след щего порога содержит последовательно соединенные переключатель , счетчик импульсов,запоминающее устройство, коммутатор и преобразователь кода в напр жение, выход которого вл етс выходом формировател след щего порога, второй вход KONwyTaTopa вл етс вторым информационным входом формировател след щего порога, а другой вход переключател подключен к выходу коммутатора . Источники информации, прин тые во внимание при экспертизе 1.Патент ОНА W 3778825, кл. 343-7А, 1973.
- 2.Авторское свидетельство СССР 813758, кл.Н 03 К 5/20, 1981.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802916778A SU890548A2 (ru) | 1980-04-30 | 1980-04-30 | Устройство дл выделени сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802916778A SU890548A2 (ru) | 1980-04-30 | 1980-04-30 | Устройство дл выделени сигнала |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813758A Addition SU167637A1 (ru) |
Publications (1)
Publication Number | Publication Date |
---|---|
SU890548A2 true SU890548A2 (ru) | 1981-12-15 |
Family
ID=20892557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802916778A SU890548A2 (ru) | 1980-04-30 | 1980-04-30 | Устройство дл выделени сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU890548A2 (ru) |
-
1980
- 1980-04-30 SU SU802916778A patent/SU890548A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1043000C (zh) | 检测视频信号奇数场和偶数场的电路 | |
SU890548A2 (ru) | Устройство дл выделени сигнала | |
SU813758A1 (ru) | Устройство дл выделени сигнала | |
SU1474729A1 (ru) | Устройство дл индикации | |
SU1471207A1 (ru) | Устройство дл счета штучных изделий | |
SU1023356A1 (ru) | Устройство дл распознавани дефектов изображений объектов | |
SU898604A1 (ru) | Селектор импульсов по частоте следовани | |
SU1137470A1 (ru) | Устройство дл контрол цифровых объектов | |
SU1064451A1 (ru) | Селектор импульсов по длительности | |
SU1670627A1 (ru) | Устройство измерени длительности импульсов | |
SU1022206A1 (ru) | Устройство дл индикации | |
KR970055598A (ko) | Fa-코더의 신호검출방법 및 fa-코더의 신호검출기 | |
SU1580545A1 (ru) | Устройство дл обнаружени потери импульсов | |
SU1688399A1 (ru) | Селектор импульсов по длительности | |
SU1339564A1 (ru) | Устройство дл локализации неисправностей | |
SU1622857A1 (ru) | Устройство дл контрол электронных схем | |
SU1059594A1 (ru) | Устройство дл контрол числа циклов работы оборудовани | |
SU900428A2 (ru) | Умножитель частоты | |
SU1585791A2 (ru) | Цифровой дискриминатор | |
SU476704A1 (ru) | Устройство кадровой синхронизации | |
SU1552391A1 (ru) | Формирователь опорного напр жени дл демодул тора фазоманипулированных сигналов | |
SU1283775A1 (ru) | Устройство дл имитации неисправностей | |
SU680188A1 (ru) | Устройство защиты от помех | |
SU526066A2 (ru) | Умножитель частоты | |
SU460525A1 (ru) | Устройство дл дискретного измерени интервалов времени |