SU680188A1 - Устройство защиты от помех - Google Patents

Description

1

Изобретение относитс  к радиотехнике и может использоватьс  в радиотехнических устройствах различного назна- нени  при обработке и выделении сигналов из шумов и помех.

Известно устройство защиты от помех содержащее последовательно соединенные преобразователь код-напр жение и блок сравнени , а также блок управлени  и квантователь во времени l.

Однако известное устройство обладает недостаточной точностью обнаружени  при наличии измен5пощихс  фоновых помех .

Цель изобретени  - повышение помехозащищенности от фоновых помех.

Дл  этого в устройстве защиты от помех, содержащем последовательно соединенные преобразователь код-напр ж&ние и блок сравнени , а также блок управлени  и квантователь во времени, между выходом квантовател  во врет«1ени подключенного к выходу блока сравнени  . и входом преобразовател  код-напр жение включены последовательно соединенные первый коммутатор, сумматор, оперативный запоминающий блок и второй коммутатор, а между выходом блока управлени  и адресным входом оперативного запоминающего блока включены последовательно соединенные делитель частоты и формирователь адреса, причет входы управлени  преобразовател  код-напр жение , второго коммутатора, сумматора и формировател  адреса подключены к соответствующим выходам блока управлени , при этом входом внешние константы  вл ютс  вторые входы обоих коммутаторов и установочный вход делител  частоты, второй выход которого соединен с входом считывани  оперативного запоминающего блока, а третий - с управл ющим входом первого коммутатора, причем второй вход сумматора соединен с выходом второго коммутатора.

На чертеже приведена структурна  электрическа  схема предложенного устройства . Устройство защиты от помех содержит Квантователь во времени 1, сумматор 2, преобразователь код-напр жение 3, блок сравнени  4, оперативный запоминающий блок 5, формирователь адреса 6, делитель частоты 7, блок управлени  8 и первый и второй коммутаторы 9, 1О. Устройство защиты от помех работает следующим образом. При подаче импульса сброс блок управлени  В вьфабатывает импульсы, обеспечивающие установку формировател  адреса 6, сумматора 2, делител  частоты 7, квантовател  во времени 1, преобразо вател  код-напр жение 3, первого и второго коммутатора 9 и Ю и оперативного запоминающего блока 5 в -исходное состо ние . Перед началом работы из устройства формировани  констант через вход внешние константы ввод тс : заданный порог блока сравнени  4 (только дл  первой строки) через второй коммутатор 1О и преобразователь код-напр жение 3, коэффициент делени  частоты делител  частоты 7 дл  всего кадра (определ ет длительность участков, на которые разбиваютс  все строки при использовании телевизионной развертки), константа ложных тревог в сумматор 2 через первый коммутатор 9. При подаче импульса начало кадра в форм1фователе адреса 6 устанавливаетс  1-й адрес и запускаетс  генератор блока управлени  8, который вьфабатывает серию импульсов, необходимых дл  работы устройства защиты от помех. При этом на все врем  существовани  развертки первой строки второй коммутатор 10 подключает выход формировател  констант к входам преобразовател  код-напр жение 3 и сумматора 2. На врем  Существовани  импульса начало кадра в сумматоре 2 устанавливаетс  режим работы вычитание , и вход сумматора 2 подключаетс  через первый коммутатор 9, управл емый от делител  частоты 7, к выходу формировател  констант , т,е, в сумматоре 2 устанавливаетс  порог с вычитанием допустимых ложных тревог. По первому адресу из оперативного запоминающего блока 5 выбираетс  порог дл  первого участка (при развертке первой строки он не используетс ). С исчез новением импульса начало кадра первы коммутатор 9 на врем  работы делител  частоты 7 подключает выход квантовател  во времени 1 к входу сумматора 2, который будет работать в этом случае в режиме сложени . При заполнении делител  частоты 7 в оперативный запоминающий блок 5 по первому адресу записываетс  из сумматора 2 вычисленный порог, который в дальнейшем будет использован дл  такого же участка, но второй строки. Далее, при установке делител  частоты 7 в исходное состо ние, в формирователе адреса 6 устанавливаетс  следующий, второй адрес, по которому из оперативного запоминающего блока 5 выбираетс  порог дл  вторюго участка (при развертке первой строки он не используетс ) . С приходом каждого следующего импульса квантовани , после установки делител  частоты 7 в исходное состо ние устройство защиты от помех работает подобно описанному выше, как при возникновении импульса начало кад- ра. С приходом каждого следующего импульса -начало строки устройство работает подобно описанному дл  первой строки , только второй коммутатор Ю подключаетс  к выходу оперативного запоминающего блока 5 на врем  развертки всех остальных строк кадра. При поступлении импульса начало строки сначала по первому адресу из оперативного запоминающего блока 5 выбираетс  порог дл  первого участка текущей строки, вычисленный дл  первого же участка, но в предьщущей строке, и подаетс  на входы преобразовател  код-напр жение 3 и сумматора 2. Во врем  существовани  импульса начало строки в сумматоре 2 устанавливаетс  порог с учетом ложных тревог. После исчезновени  импульса начало строки и при работе делител  частоты 7 в сумматоре 2 вычисл етс  порог, соответствующий реальным услови м , который при заполнении делител  частоты 7 записываетс  в оперативный запоминающий блок 5 по первому адресу, и будет использоватьс  дл  установки порога первого участка, но уже последующей строки. При установке делител  час- тоты 7 в исходное состо ние в формирователе адреса 6 формируетс  следующий второй адрес, по которому из оперативного запоминающего блока 5 выбираетс  порюг дл  второго участка данной строки. С приходом каждого следукицего импульса квантовани  после установки делител  частоты 7 в исходное состо ние устрой