SU1688399A1 - Селектор импульсов по длительности - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в системах обработки информации многоцелевых и специализированных бортовых и наземных РЛС, а также в контрольно-измерительных приборах. Цель изобретени  - повышение достоверности селекции в случае пропуска импульсов во входных пачках импульсов - достигаетс  введением второго счетчика 10 импульсов, дешифратора 11, блока 13 определени  потери импульсов, второй выходной шины 16 и мультиплексора 6. Устройство также содержит первый формирователь 1 импульсов, регистр 2 пам ти, триггер 3, второй формирователь 4 импульсов , блок 5 сравнени  кодов, генератор 7 импульсов, первый счетчик 8 импульсов, элемент ИЛИ 9, преобразователь 12 кода во временной интервал, входную шину 14, первую выходную шину 15. 2 ил.

Description

со

с

о

OQ СО СО О

ю

Изобретение относитс  к импульсной технике и может быть использовано в системах обработки информации многоцелевых и специализированных бортовых и наземных РЛС, а также в контрольно-измерительных приборах,

Цель изобретени  - повышение достоверности селекции в случае пропуска импульсов во входных пачках импульсов.

На фиг.1 изображена структурна  электрическа  схема устройства; на фиг.2 - временные диаграммы, по сн ющие работу устройства.

Устройство (фиг.1) содержит первый формирователь 1 импульсов, регистр 2 пам ти . Вход формировател  1 соединен с входом установки триггера 3, выход которого соединен с входом второго формировател  4 импульсов. Устройство также содержит блок 5 сравнени  кодов, выход которого соединен с управл ющим входом мультиплексора 6, генератор 7 импульсов, выход которого соединен со счетным входом первого счетчика 8 импульсов, а управл ющий вход - с входом установки триггера 3 и первым входом элемента ИЛИ 9, выход которого соединен со счетным входом второго счетчика 10 импульсов, выходы которого поразр дно соединены с информационными входами дешифратора 11, выход которого соединен с входом сброса триггера 3 и управл ющим входом преобразовател  12 кода во временной интервал. Второй вход элемента ИЛИ 9 соединен с первым выходом блока 13 определени  потери импульсов , вход которого соединен с первым входом элемента ИЛИ 9 и входной шиной 14. Выход преобразовател  12 и второй выход блока 13 соединены соответственно с первой и второй выходными шинами 15 и 16. Выход формировател  1 соединен с входом сброса счетчика 8, выходы которого поразр дно соединены с входами первой группы входов блока 5 и входами первой группы информационных входов мультиплексора 6, входы второй группы информационных входов которого поразр дно соединены с входами второй группы входов блока 5 и также поразр дно с выходами регистра 2, информационные входы которого поразр дно соединены с выходами муль- типлексора 6 и также поразр дно с информационными входами преобразовател  12, а вход сброса - с выходом формировател  4 и входом сброса счетчика 10.

Устройство работает следующим образом .

На входную шину 14 поступают периодические пачки импульсов различной длительности Причем предполагаемое

количество в контролируемой пачке импульсов (фиг.2,а) априорно известно (равно N) и с учетом этого устанавливают услови  срабатывани  дешифратора 11. При поступлении на входную шину 14 первого импульса контролируемой пачки триггер 3 срабатывает по переднему фронту. Это приводит к тому, что формирователь 4 срабатывает по переднему фронту входного импульса и на

0 его выходе по вл етс  импульс (фиг.2.в), который поступает на входы сброса регистра 2 пам ти и второго счетчика 10 и приводит их в исходное (нулевое) состо ние. Длительность импульса формировател  4 должна

5 быть меньше периода следовани  импульсов генератора 7 импульсов. С поступлением последующих входных импульсов (с 2-го по N-й) единичное состо ние триггера 3 будет подтвержатьс , а следовательно, усло0 вий дл  по влени  импульсов на выходе формировател  4 возникать не будет. Формирователь 1 импульсов на каждый входной импульс формирует короткий импульс, обнул ющий первый счетчик 8 (фиг.2.г) и тем

5 самым устанавливающий его в исходное состо ние (нулевое) перед измерением длительности каждого входного импульса. Измерение длительности каждого входного импульса осуществл етс  счетчиком 8, кото0 рый подсчитывает импульсы, заполн ющие длительность каждого входного импульса с помощью генератора 7 импульсов (фиг.2,б). Код длительности первого входного импульса с выходов первого счетчика 8 поразр дно

5 поступает на входы первой группы входов блока 5, где сравниваетс  с кодом, записанным в регистре 2 пам ти и поступающим на входы второй группы входов блока 5.

Регистр 2 пам ти в исходном состо нии

0 устанавливаетс  в ноль, поэтому блок 5 выдает сигнал о том, что код счетчика 8 больше кода регистра 2 пам ти. По этому сигналу код длительности переписываетс  с выходов счетчика 8 через мультиплексор 6 в ре5 гистр 2 пам ти. В дальнейшем сигнал на выходе блока 5 управл ет работой мультиплексора 6 так, что после сравнени  кодов в регистр 2 пам ти переписываетс  код большей длительности то ли с выхода первого

0 счетчика 8, то ли с выхода регистра 2 пам ти. Таким образом, к концу анализа пачки импульсов в регистре 2 пам ти в результате сравнени  длительностей предшествующего и текущего импульсов оказываетс  за5 помненным код 1-го импульса максимальной длительности. С поступлением на входную шину 14 последнего из анализируемой пачки N-го импульса срабатывает дешифратор 11 и подключает выход регистра 2 пам ти через мультиплексор 6 к информационным

входам преобразовател  12 кода во временной интервал. В результате на шине 15 устройства формируетс  отселектированный 1-й импульс максимальной длительности (фиг.2,ж).

Сигнал (фиг.2,е) с выхода дешифратора 11 после его срабатывани  поступает на вход сброса триггера 3 и устанавливает его в исходное (нулевое) состо ние.

Условие срабатывани  дешифратора 11 определ етс  следующим образом.

Дешифратор 11 анализирует код числа входных импульсов, поступающих с входной шины 14 на счетный вход второго счетчика 10 через элемент ИЛИ 9 и срабатывает по срезу N-ro входного импульса (фиг.2,е). Если происходит случайное пропадание К- го импульса или нескольких импульсов, то дешифратор 11 срабатывает только после поступлени  недостающего количества импульсов из состава следующей пачки импульсов (фиг.2,е, импульс помещен пунктиром). Это приводит к нарушению достоверности информации на выходной шине 15, так как по вл етс  неопределенность к какой пачке относитс  отселектированный импульс. Чтобы устранить эту неопределенность и зарегистрировать факт пропадани  допустимого количества входных импульсов , в устройстве примен ют блок 13 определени  потери импульсов. В случае потери одного или нескольких импульсов из контролируемой последовательности блок 13 восстанавливает эти импульсы (фиг.2,д), и они поступают с первого выхода блока 13 через элемент ИЛИ 9 на счетный вход второго счетчика 10. обеспечива  тем самым правильное срабатывание дешифратора 11 по окончании N-ro импульса в пачке.

Второй выход блока 13 соединен с второй выходной шиной 16 устройства и предназначен дл  формировани  сигнала регистрации потери импульсов в контролируемой пачке в случае, если число потер нных импульсов превышает доспустимое значение.

Устройство, в отличие от прототипа, позвол ет исключить нарушение достоверности анализа, если имеет место случайное

пропадание одного или нескольких импульсов в контролируемой пачке.

Claims (1)

1. Формула изобретени  Селектор импульсов по длительности, 5 содержащий входную шину, котора  соединена с входом первого формировател  импульсов и с управл ющим входом генератора импульсов, выход которого соединен со счетным входом первого счетчика 0 импульсов, выходы которого поразр дно соединены с входами первой группы входов блока сравнени  кодов, входы второй группы входов которого поразр дно соединены с выходами регистра пам ти, а также триг5 гер, второй формирователь импульсов, элемент ИЛИ и преобразователь кода во временной интервал, выход которого соединен с первой выходной шиной, отличающийс  тем, что, с целью повышени 

   0 достоверности селекции в случае пропуска импульсов во входных пачках импульсов, в него введены пбследовательно соединенные второй счетчик импульсов и дешифратор , блок определени  потери импульсов,

   5 втора  выходна  шина и мультиплексор, управл ющий вход которого соединен с выходом блока сравнени  кодов, входы первой группы информационных входов - поразр дно с выходами первого счетчика импуль0 сов, входы второй группы информационных входов - поразр дно с выходами регистра пам ти, а выходы - поразр дно с информационными входами регистра пам ти и также поразр дно с информационными входами

   5 преобразовател  кода во временной интервал , управл ющий вход которого соединен с выходом дешифратора и входом сброса триггера, выход которого соединен с входом второго формировател  импульсов, выход

   0 которого соединен с входами сброса регистра пам ти и второго счетчика импульсов, счетный вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен с входной шиной и входом установки

   5 триггера, а второй вход - с первым выходом блока определени  потери импульса, вход которого соединен с входной шиной, а второй выход - с второй выходной шиной, причем вход сброса первого счетчика

   0 импульсов соединен с выходом первого формировател  импульсов.

   2 ... l

   V

   ИЛ

   г i I

   ,

   D

   . 2

   пп п пп